<tfoot id="ajglc"></tfoot>
載波相移正弦脈寬調(diào)制（SPWM）技術(shù)是一種適用于大功率電力開關(guān)變換裝置的高性能開關(guān)調(diào)制策略，在有源電力濾波器中有良好的應(yīng)用前景。本文介紹了如何利用高性能數(shù)字信號處理器TMS320F28335的片內(nèi)外設(shè)事件管理器（EV）模塊產(chǎn)生三相SPWM波，給出了程序流程圖及關(guān)鍵程序源碼。該方法采用不對稱規(guī)則采樣算法，參數(shù)計算主要采用查表法，計算量小，實時性高。在工程實踐中表明，該方法既能滿足控制精度要求，又能滿足實時性要求，可以很好地控制逆變電源的輸出。
標(biāo)簽： F28335 28335 SPWM 320F
上傳時間： 2013-11-05
上傳用戶：tzrdcaabb
用c5402構(gòu)建的聲回波對消器
標(biāo)簽： c5402 回波
上傳時間： 2014-12-28
上傳用戶：pei5
由DSP芯片生成電壓空間矢量脈寬調(diào)制波。
標(biāo)簽： DSP 芯片 電壓 空間矢量脈寬調(diào)制
上傳時間： 2013-11-13
上傳用戶：xiaowei314
DSP與LabWindows_CVI的電力故障監(jiān)測錄波器設(shè)計
標(biāo)簽： LabWindows_CVI DSP 電力故障 波器設(shè)計
上傳時間： 2013-10-17
上傳用戶：chfanjiang
陷波器是無限沖擊響應(yīng)(IIR)數(shù)字濾波器，該濾波器可以用以下常系數(shù)線性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分別為輸人和輸出信號序列；和為濾波器系數(shù)。 iaib對式(1)兩邊進行z變換，得到數(shù)字濾波器的傳遞函數(shù)為： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分別為傳遞函數(shù)的零點和極點。 izip由傳遞函數(shù)的零點和極點可以大致繪出頻率響應(yīng)圖。在零點處，頻率響應(yīng)出現(xiàn)極小值；在極點處，頻率響應(yīng)出現(xiàn)極大值。因此可以根據(jù)所需頻率響應(yīng)配置零點和極點，然后反向設(shè)計帶陷數(shù)字濾波器。考慮一種特殊情況，若零點在第1象限單位圓上，極點在單位圓內(nèi)靠近零點的徑向上。為了防止濾波器系數(shù)出現(xiàn)復(fù)數(shù)，必須在z平面第4象限對稱位置配置相應(yīng)的共軛零點、共軛極點。 izip∗iz∗ip這樣零點、極點配置的濾波器稱為單一頻率陷波器，在頻率ωo處出現(xiàn)凹陷。而把極點設(shè)置在零的的徑向上距圓點的距離為l-μ處，陷波器的傳遞函數(shù)為： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，極點越靠近單位圓，則頻率響應(yīng)曲線凹陷越深，凹陷的寬度也越窄。當(dāng)需要消除窄帶干擾而不能對其他頻率有衰減時，陷波器是一種去除窄帶干擾的理想數(shù)字濾波器。當(dāng)要對幾個頻率同時進行帶陷濾波時，可以按(2)式把幾個單獨頻率的帶陷濾波器(3)式串接在一起。一個例子：設(shè)有一個輸入，它
標(biāo)簽： 數(shù)字 陷波器
上傳時間： 2013-10-18
上傳用戶：uuuuuuu
VHDL
標(biāo)簽： VHDL 教程 講義
上傳時間： 2014-01-13
上傳用戶：jixingjie
FPGA與ARM EPI通信，控制16路步進電機和12路DC馬達(dá) VHDL編寫的，，，，，
標(biāo)簽： FPGA VHDL ARM EPI
上傳時間： 2013-10-21
上傳用戶：zhyfjj
vhdl語言 EDA 2實驗
標(biāo)簽： vhdl EDA 語言 實驗
上傳用戶：ArmKing88
文中詳細(xì)介紹了QPSK技術(shù)的工作原理和QPSK調(diào)制、解調(diào)的系統(tǒng)設(shè)計方案，并通過VHDL語言編寫調(diào)制解調(diào)程序和QuartusII軟件建模對程序進行仿真，通過引腳鎖定，下載程序到FPGA芯片EP1K30TC144-3中驗證。軟件仿真和硬件驗證結(jié)果表明了該設(shè)計的正確性和可行性，由于采用FPGA芯片，減小了硬件設(shè)計的復(fù)雜性，該設(shè)計具有便于移植維護和升級的特點。
標(biāo)簽： VHDL QPSK 調(diào)制解調(diào) 系統(tǒng)設(shè)計
上傳時間： 2013-11-02
上傳用戶：ajaxmoon
簡單明了的VHDL程序?qū)崿F(xiàn)24小時計時時鐘！
標(biāo)簽： FPGA VHDL 語言 編寫
上傳時間： 2013-10-19
上傳用戶：ikemada
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
