Xilinx FPGA全局時鐘資源的使用方法
目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現，并設計了專用時鐘緩沖與...
virtex-IIPro技術資料
?? 資源總數：160
?? 源代碼：402
Virtex-II Pro FPGA結合了高性能邏輯、嵌入式處理器及豐富的I/O接口，為通信、工業控制等領域提供強大解決方案。擁有160個精選資源，涵蓋設計實例、開發指南等，助力工程師快速掌握這一前沿技術，優化系統架構，提升產品競爭力。無論是初學者還是資深開發者，這里都是您探索Virtex-II Pro無限可能的理想起點。立即訪問，開啟您的創新之旅！
?? virtex-IIPro熱門資料
查看全部160個資源 ?基于FPGA 的千兆以太網的設計
摘要：本文簡要介紹了Xilinx最新的EDK9.1i和ISE9.1i等工具的設計使用流程，最終在采用65nm工藝級別的Xilinx Virtex-5 開發板ML505 上同時設計實現了支持TCP/IP 協議的10M/100M/1000M 的三態以太網和千兆光以太網的SOPC 系統,并對涉及的關鍵技術...
采用高速串行收發器Rocket I/O實現數據率為2.5 G
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行...
XAPP807-封裝最小的三態以太網MAC處理引擎
The Tri-Mode Ethernet MAC (TEMAC) UltraController-II module is a minimal footprint,embedded network processing engine based on the PowerPC™ 40...
基于RocketIO的高速串行協議設計與實現
采用Xilinx 公司Virtex- II Pro 系列FPGA 內嵌得SERDES 模塊———RocketIO 作為高速串行協議的物理層, 利用其8B/10B的編解碼和串化、解串功能, 實現了兩板間基于數據幀的簡單高速串行傳輸, 并在ISE 環境中對整個協議進行了仿真, 當系統頻率為100MHz,...
?? virtex-IIPro源代碼
查看更多 ??? virtex-IIPro資料分類