設(shè)計了一個基于FPGA的數(shù)據(jù)采集系統(tǒng)，并用Verilog HDL語言作為描述語言實現(xiàn)了對TLC0820的采樣控制和FPGA的數(shù)據(jù)處理等過程的控制，以xilinx ise 9.1i軟件為平臺，進(jìn)行了設(shè)計輸入、分析與綜合、仿真與驗證等過程仿真實現(xiàn)了這一系統(tǒng)。
微弱信號檢測的目的是從噪聲中提取有用信號，或用一些新技術(shù)和新方法來提高檢測系統(tǒng)輸出信號的信噪比。本文簡要分析了常用的微弱信號檢測理論，對小波變換的微弱信號檢測原理進(jìn)行了進(jìn)一步的分析。然后提出了微弱信號檢測系統(tǒng)的軟硬件設(shè)計，在闡述了系統(tǒng)的整體設(shè)計的基礎(chǔ)上，對電路所選芯片的結(jié)構(gòu)和性能進(jìn)行了簡單的介紹，選用了具有14位分辨率的4路并行A/D轉(zhuǎn)換器AD7865作為模數(shù)轉(zhuǎn)換器，且選用Xilinx公司的Spartan-3系列FPGA邏輯器件作為控制器，控制整個系統(tǒng)的各功能模塊。同時，利用FPGA設(shè)計了先入先出存儲器，充分利用系統(tǒng)資源，降低了外圍電路的復(fù)雜度，為電路調(diào)試及制板帶來了極大的方便，且提升了系統(tǒng)的采集速度和集成度。系統(tǒng)的軟件設(shè)計采用Verilog HDL語言編程，在xilinx ise軟件開發(fā)平臺上完成編譯和綜合，并選用ModelSim SE 6.0完成了波形仿真。關(guān)鍵詞：微弱信號檢測；信號調(diào)理：FPGA：AD7865；Verilog HDL信息時代需要獲取許多有用的信息，多數(shù)科學(xué)研究及工程應(yīng)用技術(shù)所需的信息都是通過檢測的方法來獲取的。若被檢測的信號非常微弱，就很容易被噪聲湮沒，那么很難有效的從噪聲中檢測出有用信號。微弱信號在絕對意義上是指信號本身非常微弱，而在相對意義上是指信號相對于強(qiáng)背景噪聲而言的非常微弱，也就是指信噪比極低。人們進(jìn)行長期的研究工作來檢測被噪聲所覆蓋的微弱信號，分析噪聲產(chǎn)生的原因以及規(guī)律，且研究被測信號的特點、相關(guān)性以及噪聲統(tǒng)計特性，從而研究出從背景噪聲中檢測有用信號的方法。1微弱信號檢測（Weak Signal Detection）技術(shù)2.3.41主要是提高信號的信噪比，從噪聲中檢測出有用的微弱信號。對于這些微弱的被測量（如：微振動、微流量、微壓力、微溫差、弱光、弱磁、小位移、小電容等），大多數(shù)都是利用相應(yīng)的傳感器將微弱信號轉(zhuǎn)換為微弱電流或者低電壓，再經(jīng)過放大器將其幅度放大到預(yù)期被測量的大小。
