這是一個(gè)基于FPGA的加密/解密算法的簡單介紹，并闡述了它的好處。
標(biāo)簽： FPGA 加密 解密 算法
上傳時(shí)間： 2013-08-10
上傳用戶：懶龍1988
這是Actel 的FPGA的譯碼器的VHDL源代碼。
標(biāo)簽： Actel FPGA VHDL 譯碼器
上傳用戶：大灰狼123456
FPGA工程師作為目前比較熱門的職業(yè)，相對薪酬比較高，要求FPGA有一定深度的理解和應(yīng)用的能力，面試的題目也比較難，這些是一些公司題目的匯總
標(biāo)簽： FPGA 工程師 面試題
上傳用戶：BOBOniu
簡單介紹FPGA設(shè)計(jì)流程，讓你10分鐘了解FPGA的設(shè)計(jì)流程。
標(biāo)簽： FPGA 設(shè)計(jì)流程
上傳用戶：gaoqinwu
FPGA設(shè)計(jì)中的低功耗解決方案\r\nFPGA設(shè)計(jì)中的低功耗解決方案
標(biāo)簽： FPGA 低功耗 方案
上傳用戶：zw380105939
fpga 配置方式\\r\\n轉(zhuǎn)載的大家看看吧還可以的
標(biāo)簽： fpga 方式
上傳用戶：asdfasdfd
一種擴(kuò)頻通信調(diào)制器的FPGA 設(shè)計(jì)與仿真
標(biāo)簽： FPGA 擴(kuò)頻通信 仿真 調(diào)制器
上傳用戶：hui626493
FPGA開發(fā)板的原理圖很詳細(xì)的，主要是ALTERA公司的CYCLONE，用protel畫的，
標(biāo)簽： FPGA 開發(fā)板 原理圖
上傳用戶：atdawn
FPGAcpld結(jié)構(gòu)分析 pga的EDA設(shè)計(jì)方法 fpga中的微程序設(shè)計(jì) 復(fù)雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應(yīng)用和實(shí)現(xiàn)數(shù)字邏 一種使用fpga設(shè)計(jì)的DRAM控制器 用cpld器件實(shí)現(xiàn)24位同步計(jì)數(shù)器的設(shè)計(jì)
標(biāo)簽： FPGAcpld fpga EDA 結(jié)構(gòu)分析
上傳用戶：yph853211
FPGA工程 基于C5的 調(diào)試通過 難得！！大家一起學(xué)習(xí)學(xué)習(xí)！！！
標(biāo)簽： FPGA 工程 調(diào)試
上傳用戶：330402686
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
