最新亚洲国产,亚洲成人av一区二区,a级精品国产片在线观看

xilinx-FPGA

全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析

全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個子系列芯片的介紹表，如下表1所示：　　表1 全新Xilinx FPGA 7系列子系列介紹表　　(1) Artix-7 FPGA系列——業界最低功耗和最低成本　　通過表1我們不難得出以下結論：與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級中，功耗和性能平衡得非常好。

標簽： Xilinx FPGA 賽靈思系列芯片

上傳時間： 2013-10-27

上傳用戶：comer1123
基于Xilinx FPGA的雙輸出DC/DC轉換器解決方案

Xilinx FPGAs require at least two power supplies: VCCINTfor core circuitry and VCCO for I/O interface. For the latestXilinx FPGAs, including Virtex-II Pro, Virtex-II and Spartan-3, a third auxiliary supply, VCCAUX may be needed. Inmost cases, VCCAUX can share a power supply with VCCO.The core voltages, VCCINT, for most Xilinx FPGAs, rangefrom 1.2V to 2.5V. Some mature products have 3V, 3.3Vor 5V core voltages. Table 1 shows the core voltagerequirement for most of the FPGA device families. TypicalI/O voltages (VCCO) vary from 1.2V to 3.3V. The auxiliaryvoltage VCCAUX is 2.5V for Virtex-II Pro and Spartan-3, andis 3.3V for Virtex-II.

標簽： Xilinx FPGA DC 輸出

上傳時間： 2013-10-22

上傳用戶：liu999666
Xilinx FPGA全局時鐘資源的使用方法

目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現，并設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(DLL)的數目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。

標簽： Xilinx FPGA 全局時鐘資源

上傳時間： 2014-01-01

上傳用戶：maqianfeng
簡化FPGA配置設計過程

本文著重介紹了 Xilinx Platform Flash PROM 如何幫助系統和電路板設計人員簡化 FPGA 配置設計。用于配置 FPGA 的可選解決方案有很多，但它們通常都需要大量的前期設計工作和時間。Platform Flash 是為配置 Xilinx FPGA 專門設計的一款包括硬件和軟件支持在內的整體解決方案。

標簽： FPGA 過程

上傳時間： 2013-11-03

上傳用戶：zhangchu0807
FPGA數字存儲掃頻儀（源代碼+電路圖+PCB圖）

　　頻率特征測試儀是用來測量電路傳輸特性和阻抗特性的儀器，簡稱掃頻儀。掃頻信號源是掃頻儀的主要功能部件，作用是產生測量用的正弦掃頻信號，其掃頻范圍可調，輸出信號幅度等幅。本設計采用DDS（數字頻率合成技術）產生掃頻信號，以Xilinx FPGA為控制核心，通過A/D和D/A等接口電路，實現掃頻信號頻率的步進調整、幅度與相位的測量，創新的使用了計算機軟件作為儀器面板來顯示被測網絡幅頻特性與相頻特性，并且測試結果可保存到各種存儲介質中。

標簽： FPGA PCB 數字存儲掃頻儀

上傳時間： 2013-10-19

上傳用戶：xiaoxiang
WP253 - 簡化FPGA配置設計過程

本文著重介紹了 Xilinx Platform Flash PROM 如何幫助系統和電路板設計人員簡化 FPGA 配置設計。用于配置 FPGA 的可選解決方案有很多，但它們通常都需要大量的前期設計工作和時間。Platform Flash 是為配置 Xilinx FPGA 專門設計的一款包括硬件和軟件支持在內的整體解決方案。

標簽： FPGA 253 WP 過程

上傳時間： 2013-11-04

上傳用戶：ifree2016
Xilinx FPGA集成電路的動態老化試驗

　　3 FPGA設計流程　　完整的FPGA 設計流程包括邏輯電路設計輸入、功能仿真、綜合及時序分析、實現、加載配置、調試。FPGA 配置就是將特定的應用程序設計按FPGA設計流程轉化為數據位流加載到FPGA 的內部存儲器中，實現特定邏輯功能的過程。由于FPGA 電路的內部存儲器都是基于RAM 工藝的，所以當FPGA電路電源掉電后，內部存儲器中已加載的位流數據將隨之丟失。所以，通常將設計完成的FPGA 位流數據存于外部存儲器中，每次上電自動進行FPGA電路配置加載。　　4 FPGA配置原理　　以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100電路為例，FPGA的配置模式有四種方案可選擇：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通過芯片上的一組專/ 復用引腳信號完成的，主要配置功能信號如下：　　(1)M0、M1、M2：下載配置模式選擇; 　　(2)CLK：配置時鐘信號; 　　(3)DONE：顯示配置狀態、控制器件啟動;

標簽： Xilinx FPGA 集成電路動態老化

上傳時間： 2013-11-18

上傳用戶：oojj
Xilinx FPGA 培訓講義

這是最新的Xilinx 公司的FPGA培訓講義，對于初學者以及想要更好了解XilinxFPGA的同學很有幫助

標簽： Xilinx FPGA 培訓講義

上傳時間： 2014-01-13

上傳用戶：chenlong
全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析

全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個子系列芯片的介紹表，如下表1所示：　　表1 全新Xilinx FPGA 7系列子系列介紹表　　(1) Artix-7 FPGA系列——業界最低功耗和最低成本　　通過表1我們不難得出以下結論：與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級中，功耗和性能平衡得非常好。

標簽： Xilinx FPGA 賽靈思系列芯片

上傳時間： 2013-12-20

上傳用戶：dongbaobao
基于Xilinx FPGA的雙輸出DC/DC轉換器解決方案

Xilinx FPGAs require at least two power supplies: VCCINTfor core circuitry and VCCO for I/O interface. For the latestXilinx FPGAs, including Virtex-II Pro, Virtex-II and Spartan-3, a third auxiliary supply, VCCAUX may be needed. Inmost cases, VCCAUX can share a power supply with VCCO.The core voltages, VCCINT, for most Xilinx FPGAs, rangefrom 1.2V to 2.5V. Some mature products have 3V, 3.3Vor 5V core voltages. Table 1 shows the core voltagerequirement for most of the FPGA device families. TypicalI/O voltages (VCCO) vary from 1.2V to 3.3V. The auxiliaryvoltage VCCAUX is 2.5V for Virtex-II Pro and Spartan-3, andis 3.3V for Virtex-II.

標簽： Xilinx FPGA DC 輸出

上傳時間： 2013-10-22

上傳用戶：aeiouetla

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

<li id="s0wum"></li>

<rt id="s0wum"></rt>