隨著FPGA技術的發展，在FPGA上實現片上系統在技術上已經可能?；贔PGA片上系統開發已成為目前FPGA應用的一個熱點。但是基于FPGA片上系統對使用者的知識要求比較高，使用流程比較復雜，參考資料不多。成為目前開發者應用的瓶頸。本書針對基于FPGA片上系統開發的核心，用戶IP的開發，并結合XILINX的嵌入式開發工具EDK，詳細講解了怎么去開發和調試客戶自己的用戶硬件外設（用戶IP），使得開發者可以很快地熟練使用EDK，進行自己的片上系統開發。書中內容主要針對嵌入式用戶硬件外設的開發流程和調試方法，不涉及開發語言的細節。在使用本書前必須熟練掌握硬件描述語言。本書基于XILINX的嵌入式開發平臺，講解了嵌入式系統的基本概念：FPGA原理和MicroBlaze處理器和最新的多端口內存控制器（MPMC）。以基于3個不同總線和接口的試驗，詳細講述了怎樣開發用戶自定義IP。本書前三章以基本概念介紹為主。后四章以試驗為主，分別介紹了在XILINX嵌入式開發平臺上常用接口上用戶IP開發的實現：第4章是介紹了EDK工具的使用流程；第5章是PLB總線的用戶IP的開發；第6章是FSL總線的用戶IP的開發；第7章是多端口內存控制器（mpmc）中NPI接口的用戶IP的開發。
上傳時間： 2022-07-28
上傳用戶：
VIP專區-嵌入式/單片機編程源碼精選合集系列（70）資源包含以下內容：1. 數據采集 數據采集 數據采集.2. 對DS1302完整的驅動.3. 說明： 1. DL1MS: 延時1ms 子程序, DL01MS : 延時0.1ms 子程序 2. MOV R0,#80H 紅外接收的數據的地址 80H~8DH 3. SHOW_RFCO.4. RS232轉RS485電路原理圖.5. 用中文介紹Xilinx公司FPGA/CPLD的集成開發環境－ISE軟件的簡單使用.6. ZIGBEE無線組網架構方案說明,主從方式祥述.7. 這是ZIGBE——13192光盤全部內容.8. 美國GE公司MIL-1553B測試程序.9. 適合開發板EasyARM2200、SmartARM2200、MagicARM2200和MagicARM2200-S.10. NIOS嵌入系統下硬件浮點指令單元加減乘除程序,已驗證通過.11. nios系統諸多范例.12. nios系統下LVDS的ip源碼.13. 數字溫度計 單片及課程設計 C 語言設計1.14. nios總線與現場總線can的總線橋接口IP程序.15. 關鍵詞：FPGA 數字電路 時序 時延路徑 建立時間 保持時間.16. 4*4鍵盤c程序 4*4鍵盤c程序 4*4鍵盤c程序.17. 遙控器解碼和1602驅動程序.18. 一個電話報警器的完整c語言源代碼?？梢怨┏鯇W者學習學習。.19. PWM信號控制KeilC51演示程序.20. 這是一款經過制作,并且調試成功的無線話筒,是用protel畫的原理圖,還有元件的封裝..21. 三星原廠的S3C2440開發板測試程序包括nandflash.22. 模擬I2C總線源程序.23. 三星s3c2440 usbdevice模塊的下載程序.24. i2c通信匯編程序.25. 這是一張PROTEL圖.26. 飛思卡爾的鍵盤中斷源代碼,C語言寫的,很不錯的.27. 8路數據循環采集.28. 剛才上載了LCD的中文件數據手冊?，F在再上一個自己寫的比較通用的LCD驅動程序模版。.29. 再來一個IIC的時鐘實現的例程吧。都是自己寫的.30. 學習運用MFC封裝類的DLL,可以實現GUI 的通用性..31. 本程序功能為在FPGA上nios處理器的網卡接口程序。.32. 本程序功能是在FPGA上nios處理器的lcd接口程序。.33. 本程序功能是在FPGA上nios處理器的flash接口程序。.34. 本程序功能是在FPGA上nios處理器的sram接口程序。.35. 本程序功能是在FPGA上nios處理器的usb接口程序。.36. 本程序詳細介紹了LCD1602的使用方法及初始化..37. 有關語音的濾波以及自動增益控制電路的原理圖以及PCB圖.38. 周立功的LPC214X的例程關于AD轉換的.單通道AD轉換..39. 周立功LPC214X關于硬件出發轉換的程序..40. LCM128645液晶范例（ST7920） 該液晶使用ST7920控制器.
上傳時間： 2013-06-07
上傳用戶：eeworm
VIP專區-嵌入式/單片機編程源碼精選合集系列（148）資源包含以下內容：1. 是一本西安交通大學出版社出的《TurboC/BorlandC＋＋builder用戶界面程序設計》。.2. 小區可視對講鍵盤檢測程序.利用pt6964芯片..3. 嵌入式WEB服務器 thttpd,shttpd等的源碼.4. 位置式PID程序的實現.5. 華為的內部資料.6. 詳細介紹了80*86的工作機制.7. 專用集成電路設計基礎 孫肖子 第2章 集成電路工藝基礎及版圖設計.8. 工業藍牙控制器主板.9. proteus 仿真實例.10. MIPS 匯編指令基礎 做嵌入式.11. 基于單片機AT89S52的LCD液晶顯示程序.12. ISE最常用的FPGA、CPLD開發軟件教程.13. 一個使用AT89C2051單片機作為主控芯片的全自動洗衣機.14. i2c協議介紹.15. 本文檔主要介紹Q.931協議基本知識.16. Mini51板lcd1602字符顯示,匯編程序。.17. 單片機匯編例程學習,大量的匯編例程.18. C和C++在嵌入式編程里面的應用.19. Nucleus系統介紹文檔.20. pci9052下的開發軟件,希望大家能用的著.21. 單片機項目資料.22. 基于５１單片機的LCD1602顯示.23. SPI_Master source code.24. 基于arm—LPC2103的LCD12232的驅動程序.25. 基于arm—LPC2103的串口通訊程序.26. 關于鋼鐵行業的氣體容量法的碳硫分析儀的源碼和原理圖.27. 步進電機控制程序.28. EP2C8Q208的PROTEL格式的原理圖和PCB.29. ISP for STR73X 默認情況下, bank0 是映射到地址0x00. 考慮到,IAP程序需存儲在bank1,而用戶程序需存儲在bank0. 因此須使用CAPS工具,將bank1映射到地址0.30. 我用BASIC開發環境下的LED屏單顯示實驗程序.31. Quartus II的TCL腳本的教程.32. i2c的調適成學。ARM7 交流使用.33. lab100實驗板說明書以及原理圖紙.34. PalmOs API.35. 用c語言編寫實現FFT算法.36. 學習FPGA嵌入式開發的完美視頻教程,QUARTUS2軟件學習的好幫手.37. ATmega128實驗板 簡要介紹： 主要芯片： CPU:ATmega128L SRAM:SR61L256BS-8 CPLD:XILINX XC95144XL SFLAS.38. 很適合IT專業人士的一份個人職業規劃指南 一個招聘者的感悟：選擇比努力更重要.39. 用proteus和Keil結合做的51單片機的音樂程序。.40. IBM經典小黑T40的原理圖.
上傳時間： 2013-04-15
上傳用戶：eeworm
Xilinx EDK是一個囊括所有用于設計嵌入式編程系統的解決方案。這個預配置的套件包括了Platform Studio工具以及您用嵌入式IBM PowerPC? 硬件處理器核和/或Xilinx MicroBlaze?軟處理器核進行Xilinx平臺FPGA設計時所需的技術文檔和IP.
上傳時間： 2013-05-17
上傳用戶：eeworm
ISE® 12 軟件設計套件，實現了具有更高設計生產力的功耗和成本的突破性優化。ISE 設計套件首次利用“智能”時鐘門控技術，將動態功耗降低多達 30%。此外，該新型套件還提供了基于時序的高級設計保存功能、為即插即用設計提供符合 AMBA 4 AXI4 規范的 IP 支持，同時具備第四代部分重配置功能的直觀設計流程，可降低多種高性能應用的系統成本。
上傳時間： 2013-05-15
上傳用戶：eeworm
在為所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 產品系列提供全面生產支持的同時，ISE 12 版本作為業界唯一一款領域專用設計套件，不斷發展和演進，可以為邏輯、數字信號處理(DSP)、嵌入式處理以及系統級設計提供互操作性設計流程和工具配置。此外，賽靈思還在 ISE 12 套件中采用了大量軟件基礎架構，并改進了設計方法，從而不僅可縮短運行時間，提高系統集成度，而且還能在最新一代器件產品系列和目標設計平臺上擴展 IP 互操作性
上傳時間： 2013-04-15
上傳用戶：eeworm
隨著信息技術的飛速發展，數據吞吐量急劇增長，要求有更高的傳輸速度，來滿足大量數據的傳輸，而原有的并行數據傳輸總線結構上存在自身無法克服的缺陷，在高頻環境下容易串擾，而增大誤碼率。SATA串行總線技術應運而生。作為一種新型的總線接口，它提供了高達3.0Gbps的數據傳輸速率，使用8B/10B編碼格式，采用LVDS NRZ串行數據傳輸方式，有良好的抗干擾性能，有更強的達到32位的循環冗余校驗，并且提供了良好的物理接口特性，支持熱拔插，代表著計算機總線接口技術的發展方向。FPGA作為一種低功耗的半導體器件，在高頻工作環境中有優良的性能，將處理器與低功耗FPGA結合起來使用是數據存儲應用的趨勢，這樣能夠使得接口方案更加靈活。而在眾多FPGA器件中，Xilinx公司的Virtex-4平臺內部集成了PowerPC高性能處理器，并且其中提供了Rocket IO MGT這種嵌入式的多速率串行收發器，能夠以6.25-622Mb/s的速度傳送數據，并且支持包括SATA協議在內的多種串行通信協議。 本文從物理層、鏈路層、傳輸層分析了SATA1.0技術的接口協議，在此基礎提出滿足協議需求和適合FPGA設計的設計方案，并給出總體設計框圖，依照FPGA的設計方法，采用Xilinx公司的Virtex-4設計了一個符合SATA1.0接口協議的嵌入式存儲裝置，實現數據的存儲，仿真運行結果正常。
上傳時間： 2013-04-24
上傳用戶：sz_hjbf
近幾年來，OFDM(Orthogonal Frequency Division Multiplexing)技術引起了人們的廣泛注意，根據這項新技術，很多相關協議被提出來。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口滿足IEEE 802.16標準的寬帶無線通信系統，IEEE標準在2004年定義了空中接口的物理層(PHY)，即802.16d協議。該協議規定數據傳輸采用突發模式，調制方式采用OFDM技術，傳輸速率較高且實現方便、成本低廉，已經成為首先推廣應用的商業化標準。 本文主要對IEEE802.16d OFDM系統物理層進行研究，并在XILINX公司的Virtexpro II芯片上實現了基帶算法。 首先討論了OFDM基本原理及其關鍵技術。根據IEEE802.16d OFDM系統的物理層發送端流程搭建了基帶仿真鏈路，利用MATLAB/SIMULINK仿真了OFDM系統在有無循環前綴(CP)、多徑數目不同等情況下的性能變化。由于同步算法和信道估計算法計算量都很大，為了找到適合采用FPGA實現的算法，分析了同步誤差和不同信道估計算法對接收信號的影響，并結合計算量的大小提出了一種新的聯合同步算法，以及得出了LS信道估計算法最適合802.16d系統的結論。 其次，完成了基帶發射機和接收機的FPGA硬件電路實現。為了使系統的時鐘頻率更高，采用了流水線的結構。設計中采用編寫Verilog程序和使用IP核相結合的辦法，實現了新的聯合同步算法，并且通過簡化結構，避免了信道估計算法中的繁瑣除法。利用ISE9. 2i和Modelsim6.Oc軟件平臺對程序進行設計、綜合和仿真，并將仿真結果和MATLAB軟件計算結果相對比。結果表明，采用16位數據總線可達到理想的精度。 最后，采用串口通信的方式對基帶系統進行了驗證。通過串口通信從功能上表明該系統確實可行。 關鍵詞：IEEE802. 16d； OFDM； 同步；信道估計；基帶系統
上傳時間： 2013-07-31
上傳用戶：1757122702
隨著中國二代導航系統的建設，衛星導航的應用將普及到各個行業，具有自主知識產權的衛星導航接收機的研究與設計是該領域的一個研究熱點。在接收機的設計中，對于成熟技術將利用ASIC芯片進行批量生產，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術，特別是在需要利用接收機平臺進行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進行批量生產。本課題就是基于FPGA研究GPS并行捕獲技術的硬件電路，著重進行了其中一個捕獲通道的設計和實現。 GPS信號捕獲時間是影響GPS接收機性能的一個關鍵因素，尤其是在高動態和實時性要求高的應用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關法基礎上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統進行總體功能劃分和結構設計，并采用自底向上的方法對系統進行功能實現和驗證。 本課題以Xilinx公司的Spartan3E開發板為硬件開發平臺，以ISE9.2i為軟件開發平臺，采用Verilog HDL編程實現該系統。并利用Nemerix公司的GPS射頻芯片NJ1006A設計制作了GPS中頻信號產生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數字中頻信號。 本課題主要是基于采樣率變換和FFT實現對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續跟蹤的要求。 同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設計時，合理地采用FPGA設計思想與技巧優化系統?；趯嵱眯缘囊?，詳細的給出了基于FFT的GPS并行捕獲各個模塊的實現原理、實現結構以及仿真結果。并達到降低系統硬件資源，能夠快速、高效地實現對GPS C/A碼捕獲的要求。 本研究是導航研究所承擔的國家863課題“利用多徑信號提高GNSS接收機性能的新技術研究”中關于接收機信號捕獲算法的一部分，對接收機的設計具有一定的參考價值。
上傳時間： 2013-07-22
上傳用戶：user08x
通用異步收發器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口，被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢，難以滿足高速率數據傳輸的場合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協議，主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO，采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境，也能適合低速的數據傳輸場合，因此可以達到資源利用的最大化。 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明，本課題中所設計的UART滿足預期設計目標。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
