亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

xilinx-ISE

  • FPGA串口通信

    在ISE上可運(yùn)行次程序改程序主要用實(shí)現(xiàn)FPGA串口通信

    標(biāo)簽： FPGA 串口通信

    上傳時(shí)間： 2013-08-17

    上傳用戶：franktu

  • 信號(hào)糾錯(cuò)---CRC校驗(yàn)參考設(shè)計(jì)

    信號(hào)糾錯(cuò)---CRC校驗(yàn)參考設(shè)計(jì)。使用Xilinx公司器件

    標(biāo)簽： CRC 信號(hào)糾錯(cuò) 校驗(yàn)參考設(shè)計(jì)

    上傳時(shí)間： 2013-08-24

    上傳用戶：希醬大魔王

  • 此文件是對(duì)xilinx95144器件編的程序

    此文件是對(duì)xilinx95144器件編的程序，編譯器采用xilinx ise5.2編譯。功能取締了單片機(jī)。

    標(biāo)簽： xilinx 95144 器件 程序

    上傳時(shí)間： 2013-08-30

    上傳用戶：bioequ

  • < FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航> 一書(shū)的代碼

    < FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航> 一書(shū)的代碼，F(xiàn)PGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航,用硬件描述語(yǔ)言編寫的，I2C,UART,USB，VGA，CAN-BUS，網(wǎng)絡(luò)等等的書(shū)籍配套原代碼。。。。\r\n使用方法：\r\n1.拷貝到硬盤。\r\n2.用ISE創(chuàng)建項(xiàng)目，分別加入各個(gè)代碼文件，即可。

    標(biāo)簽： FPGA 數(shù)字電子 開(kāi)發(fā)實(shí)例 導(dǎo)航

    上傳時(shí)間： 2013-08-31

    上傳用戶：CHINA526

  • 采用FPGA模擬高動(dòng)態(tài)GPS信號(hào)源中的C／A碼產(chǎn)生器

    本文：采用了FPGA方法來(lái)模擬高動(dòng)態(tài)(Global Position System GPS)信號(hào)源中的C／A碼產(chǎn)生器。C／A碼在GPS中實(shí)現(xiàn)分址、衛(wèi)星信號(hào)粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過(guò)硬件描述語(yǔ)言VERILOG在ISE中實(shí)現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進(jìn)行仿真和綜合。

    標(biāo)簽： FPGA GPS 模擬 動(dòng)態(tài)

    上傳時(shí)間： 2013-08-31

    上傳用戶：pwcsoft

  • 基于FPGA的usb程序

    基于FPGA的usb程序，采用VHDL語(yǔ)言編寫。\r\n開(kāi)發(fā)環(huán)境為ISE或者M(jìn)AXPLUS2。

    標(biāo)簽： FPGA usb 程序

    上傳時(shí)間： 2013-09-03

    上傳用戶：libenshu01

  • FPGA的串行通信UART控制器

    基于FPGA的串行通信UART控制器，采用VHDL語(yǔ)言編寫，包含多個(gè)子模塊。\r\n在ISE或FPGA的其它開(kāi)發(fā)環(huán)境下新建一個(gè)工程，然后將文檔中的各個(gè)模塊程序添加進(jìn)去，即可運(yùn)行仿真。源程序已經(jīng)過(guò)本人的仿真驗(yàn)證。

    標(biāo)簽： FPGA UART 串行通信 控制器

    上傳時(shí)間： 2013-09-03

    上傳用戶：xieguodong1234

  • 用8031加載ALtera的FPGA

    用8031加載ALtera的FPGA，也可用于Xilinx的FPGA的加載

    標(biāo)簽： ALtera 8031 FPGA

    上傳時(shí)間： 2013-09-06

    上傳用戶：txfyddz

  • CPLD/FPGA數(shù)字系統(tǒng)設(shè)計(jì)電子書(shū)

    CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路（ASIC），特別適合于產(chǎn)品的樣品開(kāi)發(fā)與小批量生產(chǎn)。本書(shū)從現(xiàn)代電子系統(tǒng)設(shè)計(jì)的角度出發(fā)，以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景，系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能特點(diǎn)、設(shè)計(jì)方法以及相應(yīng)的EDA工具軟件，重點(diǎn)介紹CPLD/FPGA在數(shù)字系統(tǒng)設(shè)計(jì)、數(shù)字通信與數(shù)字信號(hào)處理等領(lǐng)域中的應(yīng)用。\r\n 本書(shū)內(nèi)容新穎、技術(shù)先進(jìn)、由淺入深，既有關(guān)于大規(guī)模可編輯邏輯器件的系統(tǒng)論述，又有豐富的設(shè)計(jì)應(yīng)用實(shí)例。對(duì)于從事各類

    標(biāo)簽： CPLD FPGA 數(shù)字系統(tǒng)設(shè)計(jì) 電子書(shū)

    上傳時(shí)間： 2013-09-06

    上傳用戶：Maple

  • Writing Efficient Testbenches

    本文討論了如何設(shè)計(jì)有效的testbench，適合剛接觸testbench不久的用戶閱讀提高 （xilinx公司編寫）

    標(biāo)簽： Testbenches Efficient Writing

    上傳時(shí)間： 2013-10-18

    上傳用戶：xiaodu1124

主站蜘蛛池模板： 柞水县| 辽阳县| 南川市| 桃园县| 金平| 石柱| 玉门市| 平山县| 盱眙县| 金寨县| 高雄县| 米林县| 鲁甸县| 和林格尔县| 民和| 福贡县| 满城县| 凌源市| 德清县| 丰宁| 高州市| 易门县| 八宿县| 峨眉山市| 宁武县| 衡水市| 墨江| 凤凰县| 鸡泽县| 泸西县| 固始县| 白朗县| 大化| 哈巴河县| 蓝田县| 登封市| 红原县| 金寨县| 鄂尔多斯市| 开原市| 墨脱县|