日本三级在线观看网站,97成人精品区在线播放,日韩精品免费在线播放

xl

XAPP122 - Spartan-xl FPGA的Express配置

Express Mode uses an 8-bit wide bus path for fast configuration of Xilinx FPGAs. Thisapplication note provides information on how to perform Express configuration specifically forthe Spartan™-xl family. The Express mode signals and their associated timing are defined.The steps of Express configuration are described in detail, followed by detailed instructions thatshow how to implement the configuration circui

標簽： Spartan-xl Express XAPP FPGA

上傳時間： 2014-12-28

上傳用戶：hewenzhi
XAPP122 - Spartan-xl FPGA的Express配置

Express Mode uses an 8-bit wide bus path for fast configuration of Xilinx FPGAs. Thisapplication note provides information on how to perform Express configuration specifically forthe Spartan™-xl family. The Express mode signals and their associated timing are defined.The steps of Express configuration are described in detail, followed by detailed instructions thatshow how to implement the configuration circui

標簽： Spartan-xl Express XAPP FPGA

上傳時間： 2015-01-02

上傳用戶：nanxia
xl系列單片機實驗儀演示程序 1602 液晶萬年歷（匯編語言）

xl系列單片機實驗儀演示程序 1602 液晶萬年歷（匯編語言）

標簽： 1602 單片機萬年歷實驗儀

上傳時間： 2015-08-22

上傳用戶：小眼睛LSL
xl系列單片機實驗儀演示程序 LCD1602顯示步進電機控制器速度方向圈數可調 LCD1602顯示步進電機控制器速度方向圈數可調 K1－啟動與停止步進電機運行 K2－設定步進電機運行圈數（1-2

xl系列單片機實驗儀演示程序 LCD1602顯示步進電機控制器速度方向圈數可調 LCD1602顯示步進電機控制器速度方向圈數可調 K1－啟動與停止步進電機運行 K2－設定步進電機運行圈數（1-20圈） K3－設定步進電機轉動方向 K4－設定步進電機運行速度步進電機的轉速控制分16檔，數字越小，轉速越快。 7.5度步進電機；周期7.5×4=30度，電機轉動一圈需12個周期資源：p1.0-p1.3接反向器74ls14，輸出后接步進電機 p3.7接小喇叭提供按鍵音, p1.4-p1.7接端口按鍵：lcd1602插入實驗儀

標簽： 1602 LCD 步進電機控制器

上傳時間： 2014-01-15

上傳用戶：牛布牛
xl系列單片機實驗儀演示程序 LCD1602 移動顯示。顯示方式： 1、LCD第一行顯示： ilove 8051 mcu

xl系列單片機實驗儀演示程序 LCD1602 移動顯示。顯示方式： 1、LCD第一行顯示： ilove 8051 mcu ，LCD第二行顯示：13714407535； 2、先將兩行字符寫入DDRAM中，然后從右至左逐字移出顯示。 3、在指定位置停留1.6秒后，閃爍2次，清屏。 4、反復循環上述顯示方式。

標簽： LCD ilove 1602 8051

上傳時間： 2013-12-23

上傳用戶：363186
xl系列單片機實驗儀演示程序 DS18B20溫度控制數碼管。 DS18B20溫度控制數碼管顯示： 1、K3 → 進入設定溫度報警值 TL 狀態: L－－20 2、K3 → 進入設定溫度

xl系列單片機實驗儀演示程序 DS18B20溫度控制數碼管。 DS18B20溫度控制數碼管顯示： 1、K3 → 進入設定溫度報警值 TL 狀態: L－－20 2、K3 → 進入設定溫度報警值 TH 狀態: H－－28 3、K3 → 返回 4、設定過程： K1 →加鍵（UP）， K2 →減鍵（DOWN），可快速調。

標簽： 18B B20 DS 18

上傳時間： 2013-12-11

上傳用戶：Altman
標題: xl系列單片機實驗儀演示程序PWM 控制 LED 燈漸亮漸滅程序 * * 文件: xlledkz.asm * * 日期: 2006-1-5 *

標題: xl系列單片機實驗儀演示程序PWM 控制 LED 燈漸亮漸滅程序 * * 文件: xlledkz.asm * * 日期: 2006-1-5 *

標簽： xlledkz 2006 PWM LED

上傳時間： 2017-02-04

上傳用戶：hongmo
FPGA內全數字延時鎖相環的設計.rar

現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-xl對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。

標簽： FPGA 全數字延時

上傳時間： 2013-06-10

上傳用戶：yd19890720
FPGA可配置端口電路的設計.rar

可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog xl和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog xl和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog xl和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。

標簽： FPGA 可配置端口

上傳時間： 2013-07-20

上傳用戶：頂得柱
基于ARM多核平臺的打印機JPEG高速解碼引擎設計與實現

大多數現在的PCL打印機驅動程序都是將需要打印的文件(包括圖形或者文本)處理成JPEG文件發送到打印機進行打印，因為這樣一方面可以減少發送給打印機的數據量，一方面可以極大的簡化驅動程序的開發。而在打印機內部，這些JPEG文件又被解碼成BMP文件進行進一步的處理。采用這種方式工作的打印機JPEG解碼的工作占據了其CPU時間的一半以上，所以JPEG文件解碼引擎是打印機的核心之一，提高JPEG的解碼速度對于提高打印機的處理能力至關重要。同時，JPEG文件解碼工作是一個計算密集型的作業，主要有兩個辦法提高它的速度：一個是設計更高效的算法，一個是采用性能更加強勁的CPU設備。在單核CPU的嵌入式環境中，JPEG編解碼速度已經幾乎到了極限，難有提升的空間，然而近兩年多核嵌入式芯片的出現，為大幅度提升它的性能提供了可能。本文基于嵌入式的Linux平臺，采用ARM11 MPCore4核處理器，針對PCL，xl打印機控制語言的JPEG文件解碼設計和實現了一個高速引擎，主要內容為：分析和解碼PCL，xl文件，提取出其中的JPEG文件。對JPEG文件實現并行化解碼，在多個處理器核上并行處理，并針對多核處理器構架進行內存讀取等方面的優化。針對多核處理器的特點和優勢，設計和實現多線程調度算法。總結和提取數據，分析多核處理器相對于單核處理器的性能提升。另外，為便于讀者理解，文中簡要介紹了ARM(SIMD)指令集，嵌入式匯編以及與硬件相關的一些概念。

標簽： JPEG ARM 多核打印機

上傳時間： 2013-06-16

上傳用戶：scorpion