可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設(shè)計方法，依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設(shè)計軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內(nèi)容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設(shè)計的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉(zhuǎn)換的控制，對16種狀態(tài)機的轉(zhuǎn)換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點，設(shè)計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設(shè)計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設(shè)計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點電壓，將端口電路設(shè)計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動大負載的功能。通過對管子尺寸的大小設(shè)置和驅(qū)動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅(qū)動電流達到170mA，而對應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅(qū)動電流達到200mA,而xilinx4006e的CMOS驅(qū)動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設(shè)計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動能力更加強大。
資源簡介：可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設(shè)計方...
上傳時間： 2013-07-20
上傳用戶：頂?shù)弥?/p>
資源簡介：可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設(shè)計方...
上傳時間： 2013-06-03
上傳用戶：aa54
資源簡介：FPGA中雙向端口IO的研究FPGA中雙向端口IO的研究.
上傳時間： 2013-08-09
上傳用戶：fdfadfs
資源簡介：串口發(fā)送接收數(shù)據(jù)。可配置端口，波特率等。 發(fā)送可選擇ASCII方式或HEX方式。 中斷方式接收數(shù)據(jù)。 可以通過ADC和MCU可以把數(shù)據(jù)通過 串口直接發(fā)送到PC上讓MATLAB分析
上傳時間： 2013-12-22
上傳用戶：xieguodong1234
資源簡介：關(guān)于數(shù)顯可調(diào)穩(wěn)壓電路的設(shè)計方案,可以參考
上傳時間： 2013-12-28
上傳用戶：gut1234567
資源簡介：FPGA中雙向端口IO的研究.pdf。 和大家分享！^_^
上傳時間： 2013-12-22
上傳用戶：qweqweqwe
資源簡介：FPGA中雙向端口IO的研究FPGA中雙向端口IO的研究.
上傳時間： 2017-04-17
上傳用戶：hustfanenze
資源簡介：端口掃描器的設(shè)計與實現(xiàn)，這是一信息安全課程設(shè)計，僅供學(xué)習(xí)使用
上傳時間： 2014-01-03
上傳用戶：caozhizhi
資源簡介：RC震蕩電路的設(shè)計，由ｐｒｏｔｅｌ９９設(shè)計的電路圖，可作為RC震蕩電路的設(shè)計的參考
上傳時間： 2014-07-19
上傳用戶：zhangliming420
資源簡介：基于單片機的超聲波測距儀LED顯示電路的設(shè)計
上傳時間： 2013-07-01
上傳用戶：杜瑩12345
資源簡介：現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrate...
上傳時間： 2013-05-15
上傳用戶：shawvi
資源簡介：:針對現(xiàn)場可編程門陣列(FPGA)芯片的特點,研究FPGA中雙向端口I/O的設(shè)計,同時給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計方法,選用Xilinx的Spartan2E芯片設(shè)計一個多通道圖像信號處理系統(tǒng)。
上傳時間： 2013-08-17
上傳用戶：xiaoyunyun
資源簡介：:針對現(xiàn)場可編程門陣列(FPGA)芯片的特點,研究FPGA中雙向端口I/O的設(shè)計,同時給 出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計方法,選用Xilinx的Spartan2E芯片 設(shè)計一個多通道圖像信號處理系統(tǒng)。
上傳時間： 2014-01-23
上傳用戶：tianjinfan
資源簡介：本文著重研究用現(xiàn)場可編程門陣列(FPGA)來開發(fā)設(shè)計精插補芯片。選用Altera公司的Cyclone系列的EP1C3T144C8芯片設(shè)計了逐點比較法，數(shù)字積分法和比較積分法三種經(jīng)典插補算法，并對各種算法模塊進行了仿真驗證。又設(shè)計了三個算法選通信號，將三種算法模塊綜合成了...
上傳時間： 2013-04-24
上傳用戶：zgu489
資源簡介：本文介紹了樂曲演奏電路的設(shè)計與實現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺上, 一種基于FPGA 的樂曲發(fā)生器的設(shè)計方法, 并給出了設(shè)計的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)...
上傳時間： 2014-02-01
上傳用戶：wff
資源簡介：隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實現(xiàn)計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中....
上傳時間： 2013-06-08
上傳用戶：asddsd
資源簡介：基于FPGA的乒乓球游戲硬件電路的設(shè)計與實現(xiàn)，有完整的VHDL代碼，并有PDF詳細說明如何下載及跳線設(shè)置，并在GW48系列開發(fā)平臺上下載調(diào)試成功
上傳時間： 2013-08-30
上傳用戶：牧羊人8920
資源簡介：現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費類電子和車用電子類等領(lǐng)域，但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質(zhì)量變的越...
上傳時間： 2013-06-10
上傳用戶：yd19890720
資源簡介：數(shù)字存儲示波器在儀器儀表領(lǐng)域中占有重要的地位，應(yīng)用范圍相當(dāng)廣泛，所以對示波器的研制有重要的理論和實際意義。本文針對數(shù)字存儲示波器的設(shè)計進行了深入的研究，旨在研制出100MHz帶寬的數(shù)字存儲示波器。 從各個方面考慮，選用了DSP、FPGA和單片機的方案來設(shè)...
上傳時間： 2013-04-24
上傳用戶：hw1688888
資源簡介：提出一種高頻時鐘電路的設(shè)計方案。利用一款先進的可編程時鐘合成器MPC92433，基于FPGA的控制，實現(xiàn)4對LVDS信號輸出。系統(tǒng)經(jīng)過測試，輸出時鐘信號頻率達到1 GHz，可以廣泛應(yīng)用到各種數(shù)字電路設(shè)計中。
上傳時間： 2013-10-18
上傳用戶：123456wh
資源簡介：通用陣列邏輯GAL實現(xiàn)基本門電路的設(shè)計 一、實驗?zāi)康?1.了解GAL22V10的結(jié)構(gòu)及其應(yīng)用； 2.掌握GAL器件的設(shè)計原則和一般格式； 3.學(xué)會使用VHDL語言進行可編程邏輯器件的邏輯設(shè)計； 4.掌握通用陣列邏輯GAL的編程、下載、驗證功能的全部過程。 二、實驗原理 1. 通...
上傳時間： 2013-11-17
上傳用戶：看到了沒有
資源簡介：可用于對socket api的學(xué)習(xí),一個對于網(wǎng)絡(luò)端口掃描的程序
上傳時間： 2015-08-03
上傳用戶：zhengzg
資源簡介：基于FPGA的乒乓球游戲硬件電路的設(shè)計與實現(xiàn)，有完整的VHDL代碼，并有PDF詳細說明如何下載及跳線設(shè)置，并在GW48系列開發(fā)平臺上下載調(diào)試成功
上傳時間： 2013-12-31
上傳用戶：alan-ee
資源簡介：一篇介紹基于FPGA的UART電路的設(shè)計的文章。
上傳時間： 2013-12-14
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：基于FPGA和sopc的用VHDL語言編寫的EDA組合電路的設(shè)計
上傳時間： 2016-02-04
上傳用戶：wangchong
資源簡介：FPGA Verilog,雙向端口的研究,比較全,由ASSIGN和ALWAYS模塊組成,測試可用
上傳時間： 2016-04-27
上傳用戶：daoxiang126
資源簡介：_TENNIS 基于FPGA的乒乓球游戲硬件電路的設(shè)計與實現(xiàn)，有完整的 代碼，并有PDF詳細說明如何 VHDL - www_pudn_com.files
上傳時間： 2013-12-10
上傳用戶：gdgzhym
資源簡介：VB下的串口發(fā)短信程序,可選擇端口，設(shè)置短信中心號碼
上傳時間： 2016-10-17
上傳用戶：無聊來刷下
資源簡介：基于quartus的雙端口RAM的完整設(shè)計流程，包括建立的工程仿真實現(xiàn)
上傳時間： 2014-06-04
上傳用戶：c12228
資源簡介：基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序
上傳時間： 2013-11-25
上傳用戶：ruan2570406
