可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
標簽： FPGA 可配置 端口
上傳時間： 2013-07-20
上傳用戶：頂得柱
標簽： FPGA 可配置 端口 電路
上傳時間： 2013-06-03
上傳用戶：aa54
本文具體介紹了怎樣利用Intel公司的8051單片機設計和實現一款低成本的可配置性的單路電話計費器。
標簽： Intel 8051 單片機設計 可配置性
上傳時間： 2014-01-18
上傳用戶：shawvi
各種Eeprom的C驅動程序（可配置）
標簽： Eeprom 驅動程序 可配置
上傳時間： 2013-12-26
上傳用戶：lifangyuan12
Nios II是一個用戶可配置的通用RISC嵌入式處理器,這個文檔詳細介紹這個處理器的用法
標簽： Nios RISC 用戶 可配置
上傳時間： 2013-12-08
上傳用戶：ywqaxiwang
可配置CRC參考設計 xilinx提供的VHDL
標簽： xilinx VHDL CRC 可配置
上傳時間： 2015-04-14
上傳用戶：wmwai1314
無線通訊中使用的一種揪錯算法,rs 1.0 揪錯能力可配置 能糾正 (冗余長度)/2-1 個錯誤
標簽： 1.0 rs 無線通訊 可配置
上傳時間： 2013-12-11
上傳用戶：561596
簡單的可配置dpll的VHDL代碼。 用于時鐘恢復后的相位抖動的濾波有很好的效果， 而且可以參數化配置pll的級數。
標簽： dpll VHDL 可配置 代碼
上傳時間： 2013-12-14
上傳用戶：lwwhust
java實現的可配置的工作流引擎,采用jsp+javabean實現
標簽： javabean java jsp 可配置
上傳時間： 2013-12-20
上傳用戶：古谷仁美
ddr_sdram控制器的vhdl代碼,里面的地址和數據長度可配置,能滿足不同用戶的需要.
標簽： ddr_sdram vhdl 控制器 代碼
上傳時間： 2015-07-10
上傳用戶：lanhuaying
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="iwimm"></strike>
