<dl id="qeiec"></dl>
電壓空間矢量脈沖寬度調(diào)制技術(shù)是一種性能優(yōu)越、易于數(shù)字化實(shí)現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時(shí)需要進(jìn)行坐標(biāo)旋轉(zhuǎn)和反正切三角函數(shù)的運(yùn)算，計(jì)算特定電壓空間矢量作用時(shí)間時(shí)需要進(jìn)行正弦、余弦三角函數(shù)的運(yùn)算以及過(guò)飽和情況下的歸一化處理過(guò)程，同時(shí)，在整個(gè)SVPWM算法中還包含了無(wú)理數(shù)的運(yùn)算，這些復(fù)雜計(jì)算不可避免地會(huì)產(chǎn)生大量計(jì)算誤差，對(duì)高精度實(shí)時(shí)控制產(chǎn)生不可忽視的影響，而且這些復(fù)雜運(yùn)算的計(jì)算量大，對(duì)系統(tǒng)的處理速度要求高，程序設(shè)計(jì)復(fù)雜，系統(tǒng)運(yùn)行時(shí)間長(zhǎng)，占用系統(tǒng)資源多。因此，從工程實(shí)際應(yīng)用的角度出發(fā)，需要對(duì)常規(guī)SVPWM算法進(jìn)行優(yōu)化設(shè)計(jì)。 本文提出的優(yōu)化SVPWM算法，只需進(jìn)行普通的四則運(yùn)算，計(jì)算非常簡(jiǎn)單，克服了上述常規(guī)SVPWM算法中的缺點(diǎn)，同時(shí)，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點(diǎn)置于各扇區(qū)中點(diǎn)的方法，達(dá)到降低三相橋式逆變電路中開關(guān)器件開關(guān)損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實(shí)現(xiàn)SVPWM的控制功能，在實(shí)時(shí)性、靈活性等方面有著MCU、DSP無(wú)法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對(duì)優(yōu)化的SVPWM系統(tǒng)原型進(jìn)行建模和仿真，當(dāng)仿真效果達(dá)到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語(yǔ)言設(shè)計(jì)輸入方法與原理圖設(shè)計(jì)輸入方法相結(jié)合的混合設(shè)計(jì)輸入方法進(jìn)行FPGA/CPLD的電路設(shè)計(jì)與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進(jìn)行功能仿真和性能分析，驗(yàn)證了本文提出的SVPWM優(yōu)化設(shè)計(jì)方案的可行性和有效性。
標(biāo)簽： FPGACPLD SVPWM 算法優(yōu)化
上傳時(shí)間： 2013-07-30
上傳用戶：15953929477
隨著通信技術(shù)的發(fā)展，視頻傳輸系統(tǒng)因具有方便、實(shí)時(shí)、準(zhǔn)確等特點(diǎn)已成為現(xiàn)代工業(yè)管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強(qiáng)、傳輸距離等優(yōu)點(diǎn)越來(lái)越受人們的關(guān)注。本論文以FPGA為核心芯片，結(jié)合數(shù)字化技術(shù)和時(shí)分復(fù)用技術(shù)，提出了一種無(wú)壓縮多路數(shù)字視頻光纖傳輸系統(tǒng)設(shè)計(jì)方案，并詳細(xì)分析方案的設(shè)計(jì)過(guò)程。 系統(tǒng)分A/D轉(zhuǎn)換、D/A轉(zhuǎn)換和FPGA數(shù)據(jù)處理三大模塊化進(jìn)行設(shè)計(jì)，F(xiàn)PGA數(shù)據(jù)處理模塊實(shí)現(xiàn)了程序的配置下載、IO口的控制功能、各時(shí)鐘分頻、鎖相功能和多路數(shù)字信號(hào)的復(fù)接解復(fù)接仿真，同時(shí)完成了視頻信號(hào)的A/D轉(zhuǎn)換和數(shù)字視頻信號(hào)的D/A轉(zhuǎn)換功能，最終實(shí)現(xiàn)了八路視頻信號(hào)在一根光纖上實(shí)時(shí)傳輸?shù)墓δ堋＝邮找曨l圖像輪廓清晰、沒有不規(guī)則的閃爍、沒有波浪狀等條紋或橫條出現(xiàn)，基本滿足視頻監(jiān)控系統(tǒng)的圖像質(zhì)量指標(biāo)要求。各路視頻信號(hào)的輸入輸出電接口、阻抗和收發(fā)光接口均符合國(guó)家標(biāo)準(zhǔn)，系統(tǒng)具高集成度、靈活性等特點(diǎn)，能廣泛應(yīng)用于各場(chǎng)合的視頻監(jiān)控系統(tǒng)和安全防范系統(tǒng)中。 關(guān)鍵詞：FPGA，光纖傳輸，視頻信號(hào)
標(biāo)簽： FPGA 多路 光纖傳輸系統(tǒng)
上傳時(shí)間： 2013-06-05
上傳用戶：zxh1986123
現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來(lái)支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過(guò)不同編程來(lái)配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過(guò)選擇配置方式來(lái)兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘?hào)擺幅小，從而功耗低，一般差分線上電流不超過(guò)4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化，單端信號(hào)擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說(shuō)LVDS允許收發(fā)兩端地電勢(shì)有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡(jiǎn)化系統(tǒng)級(jí)的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊(cè)描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時(shí)間： 2013-05-15
上傳用戶：shawvi
自20世紀(jì)80年代以來(lái)，正交頻分復(fù)用技術(shù)不但在廣播式數(shù)字音頻和視頻領(lǐng)域得到廣泛的應(yīng)用，而且已經(jīng)成為無(wú)線局域網(wǎng)標(biāo)準(zhǔn)(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高，成本低等原因越來(lái)越受到人們的關(guān)注。隨著人們對(duì)通信數(shù)據(jù)化、寬帶化、個(gè)人化和移動(dòng)化需求的增強(qiáng)，OFDM技術(shù)在綜合無(wú)線接入領(lǐng)域?qū)?huì)獲得越來(lái)越廣泛的應(yīng)用。人們開始集中越來(lái)越多的精力開發(fā)OFDM技術(shù)在移動(dòng)通信領(lǐng)域的應(yīng)用，本文也是基于無(wú)線通信平臺(tái)上的OFDM技術(shù)的運(yùn)用。 本文的所有內(nèi)容都是建立在空地?cái)?shù)據(jù)無(wú)線通信系統(tǒng)下行鏈路FPGA實(shí)現(xiàn)基礎(chǔ)上的。本文作者的主要工作集中在鏈路接收端的FPGA實(shí)現(xiàn)和調(diào)試上。主要包括幀同步(時(shí)間同步)算法的研究與設(shè)計(jì)、OFDM頻率同步算法的研究與設(shè)計(jì)以及同步模塊、OFDM解調(diào)模塊、QAM解調(diào)模塊的FPGA實(shí)現(xiàn)。最終實(shí)現(xiàn)高速數(shù)字圖像傳輸系統(tǒng)下行鏈路在無(wú)線環(huán)境中連通。 對(duì)于無(wú)線移動(dòng)通信系統(tǒng)而言，多普勒頻移、收發(fā)設(shè)備的本地載頻偏差均可能破壞OFDM系統(tǒng)子載波之間的正交性，從而導(dǎo)致ICI，影響系統(tǒng)性能。另外，由于OFDM系統(tǒng)大多采用IFFT/FFT實(shí)現(xiàn)調(diào)制解調(diào)，因此在接收方確定FFT的起點(diǎn)對(duì)數(shù)據(jù)的正確解調(diào)也至關(guān)重要。同步技術(shù)即是針對(duì)系統(tǒng)中存在的定時(shí)偏差、頻率偏差進(jìn)行定時(shí)、頻偏的估計(jì)與補(bǔ)償，來(lái)減少各種同步偏差對(duì)系統(tǒng)性能的影響。在OFDM實(shí)現(xiàn)的關(guān)鍵技術(shù)中，同步技術(shù)是十分重要的一部分。本文花費(fèi)了三個(gè)章節(jié)闡述了同步技術(shù)的原理、算法和實(shí)現(xiàn)方法。 目前OFDM系統(tǒng)的載波同步方案，可以歸納為三大類：輔助數(shù)據(jù)類，盲估計(jì)類和基于循環(huán)前綴的半盲估計(jì)類。本文首先分析了各種載波同步方案的優(yōu)缺點(diǎn)，并舉例說(shuō)明了各個(gè)載波同步方式的實(shí)現(xiàn)方法。然后具體闡述了本文在FPGA平臺(tái)上實(shí)現(xiàn)的OFDM接收端同步的同步方式，包括其具體算法和FPGA實(shí)現(xiàn)結(jié)構(gòu)。本文所采用的幀同步和頻率同步方案都是采用輔助數(shù)據(jù)類的，在闡述其具體算法的同時(shí)對(duì)算法在不同參數(shù)和不同形式下的性能做出了仿真對(duì)比分析。 OFDM的解調(diào)采用FFT算法，在FPGA上的實(shí)現(xiàn)是十分方便的。本文主要闡述其實(shí)現(xiàn)結(jié)構(gòu)，重點(diǎn)放在提取有效數(shù)據(jù)部分有效數(shù)據(jù)位置的推導(dǎo)過(guò)程。最后介紹了本文實(shí)現(xiàn)QAM軟解調(diào)的解調(diào)方法。 本文闡述算法采用先提出原理，然后給出具體公式，再根據(jù)公式中的系數(shù)和變量分析算法性能的方式。在闡述實(shí)現(xiàn)方式時(shí)首先給出實(shí)現(xiàn)框圖，然后對(duì)框圖中比較重要或者復(fù)雜的部分進(jìn)行詳細(xì)闡述。在介紹完每個(gè)模塊實(shí)現(xiàn)方式之后給出了仿真或者上板結(jié)果，最后再給出整體測(cè)試結(jié)果。
上傳時(shí)間： 2013-06-26
上傳用戶：希醬大魔王
由于移動(dòng)環(huán)境的復(fù)雜性，無(wú)線信號(hào)在發(fā)送傳輸和接收過(guò)程中有很明顯的衰落現(xiàn)象，特別是在高頻無(wú)線通信中，多徑衰落或頻率選擇性衰落對(duì)無(wú)線信號(hào)的干擾最為嚴(yán)重。通過(guò)分集接收技術(shù)，Rake接收機(jī)在CDMA移動(dòng)通信系統(tǒng)中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式，多載波CDMA充分利用了OFDM最優(yōu)頻率利用率以及CDMA的多址和頻率分集，且系統(tǒng)容量和抗符號(hào)間干擾性能明顯優(yōu)于傳統(tǒng)的單載波CDMA。這些特性使得多載波CDMA成為未來(lái)的寬帶無(wú)線通信系統(tǒng)最有希望的候選。 @@ 本文研究了一種多載波擴(kuò)頻通信系統(tǒng)，介紹了其Rake接收機(jī)工作原理和設(shè)計(jì)思想，進(jìn)行了理論仿真并用FPGA予以實(shí)現(xiàn)。 @@ 本文首先介紹了移動(dòng)通信系統(tǒng)的發(fā)展歷史以及OFDM和CDMA技術(shù)原理，并描述了OFDM和CDMA結(jié)合的三種系統(tǒng)（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系統(tǒng)模型；接著，介紹了目前影響移動(dòng)通信的主要衰落以及Rake接收機(jī)基本原理及其作用。多徑信號(hào)的每路信號(hào)都可能含有可以利用的信息，Rake接收機(jī)就是通過(guò)多個(gè)相關(guān)接收器接收多徑信號(hào)中各路信號(hào)，通過(guò)信道估計(jì)和信道補(bǔ)償消去信道因子的附加相位，并把他們合并在一起，以此來(lái)改善信號(hào)的信噪比和系統(tǒng)的可靠性；在此基礎(chǔ)上，論文提出了一種多載波擴(kuò)頻通信系統(tǒng)的實(shí)現(xiàn)方案，并詳細(xì)介紹了其Rake接收機(jī)實(shí)現(xiàn)原理，給出了最大比合并時(shí)各種分徑數(shù)目下系統(tǒng)誤碼率的仿真圖；最后介紹了此方案中Rake接收機(jī)的FPGA硬件實(shí)現(xiàn)設(shè)計(jì)方案及其系統(tǒng) 測(cè)試結(jié)果。@@ 仿真結(jié)果顯示出隨著分集徑數(shù)的增加，系統(tǒng)的誤碼率顯著降低。表明Rake接收機(jī)抗多徑衰落效果顯著，且在多載波CDMA系統(tǒng)中其分集效果更好，實(shí)現(xiàn)相對(duì)簡(jiǎn)單。最終Rake接收機(jī)的FPGA實(shí)現(xiàn)結(jié)果同理論仿真一致，時(shí)序通過(guò)，資源耗費(fèi)不大，具有較大的實(shí)用價(jià)值。 @@關(guān)鍵詞：多載波擴(kuò)頻通信，CDMA，Rake接收機(jī)，F(xiàn)PGA
上傳時(shí)間： 2013-07-25
上傳用戶：axxsa
為適應(yīng)組合導(dǎo)航計(jì)算機(jī)系統(tǒng)的微型化、高性能度的要求，拓寬導(dǎo)航計(jì)算機(jī)的應(yīng)用領(lǐng)域，本文設(shè)計(jì)出一種基于浮點(diǎn)型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA： EP1C12N240C8)協(xié)同合作的導(dǎo)航計(jì)算機(jī)系統(tǒng)。 論文在闡述了組合導(dǎo)航計(jì)算機(jī)的特點(diǎn)和應(yīng)用要求后，提出基于DSP和FPGA的組合導(dǎo)航計(jì)算機(jī)系統(tǒng)方案。該方案以DSP為導(dǎo)航解算處理器，由FPGA完成IMU信號(hào)的采集和緩存以及系統(tǒng)控制信號(hào)的整合；DSP通過(guò)EMIF接口實(shí)現(xiàn)和FPGA通信。在此基礎(chǔ)上研究了各擴(kuò)展通信接口、系統(tǒng)硬件原理圖和PCB的開發(fā)，且在FPGA中使用調(diào)用IP核來(lái)實(shí)現(xiàn)FIR低通濾波數(shù)據(jù)處理機(jī)抖激光陀螺的機(jī)抖振動(dòng)的影響。其次，詳細(xì)闡述了利用TI公司的DSP集成開發(fā)環(huán)境和DSP/BIOS準(zhǔn)實(shí)時(shí)操作系統(tǒng)開發(fā)多任務(wù)系統(tǒng)軟件的具體方案。本文引入DSP/BIOS實(shí)時(shí)操作系統(tǒng)提供的多任務(wù)機(jī)制，將采集處理按照功能劃分四個(gè)相對(duì)獨(dú)立的任務(wù)，這些任務(wù)在DSP/BIOS的調(diào)度下，按照用戶指定的優(yōu)先級(jí)運(yùn)行，大大提高系統(tǒng)的工作效率。最后給了DSP芯片Bootloader的制作方法。 導(dǎo)航計(jì)算機(jī)系統(tǒng)研制開發(fā)是軟、硬件研究緊密結(jié)合的過(guò)程。在微型導(dǎo)航計(jì)算機(jī)系統(tǒng)方案建立的基礎(chǔ)上，本文首先討論了系統(tǒng)硬件整體設(shè)計(jì)和軟件開發(fā)流程；其次針對(duì)導(dǎo)航計(jì)算機(jī)系統(tǒng)各個(gè)功能模塊以及多項(xiàng)關(guān)鍵技術(shù)進(jìn)行了設(shè)計(jì)與開發(fā)工作，涉及系統(tǒng)數(shù)據(jù)通信模塊、模擬信號(hào)采集模塊和數(shù)據(jù)存儲(chǔ)模塊；最后，對(duì)導(dǎo)航計(jì)算機(jī)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試工作，并對(duì)各個(gè)模塊進(jìn)行了詳細(xì)的功能測(cè)試與驗(yàn)證，完成了微型導(dǎo)航計(jì)算機(jī)系統(tǒng)的制作。 以DSP/FPGA作為導(dǎo)航計(jì)算機(jī)硬件平臺(tái)的捷聯(lián)式慣性導(dǎo)航實(shí)時(shí)數(shù)據(jù)系統(tǒng)能夠滿足系統(tǒng)所要求的高精度、實(shí)時(shí)性、穩(wěn)定性要求，適應(yīng)了其高性能、低成本、低功耗的發(fā)展方向。
標(biāo)簽： FPGA DSP 導(dǎo)航計(jì)算機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：lishuoshi1996
隨著人們對(duì)于高速無(wú)線數(shù)據(jù)業(yè)務(wù)的急切需求以及新的無(wú)線通信技術(shù)的發(fā)展，頻譜資源匱乏問(wèn)題日益嚴(yán)重。無(wú)線頻譜的緊缺已經(jīng)成為限制無(wú)線通信與服務(wù)應(yīng)用持續(xù)發(fā)展的瓶頸。認(rèn)知無(wú)線電技術(shù)(Cognitive Radio)改變了傳統(tǒng)的固定頻譜分配方式，它以頻譜利用的高效性為目標(biāo)，允許非授權(quán)用戶擇機(jī)利用授權(quán)用戶的頻譜空洞傳輸數(shù)據(jù)，以此來(lái)解決無(wú)線頻譜資源短缺的問(wèn)題。它是具有自主尋找和使用空閑頻譜資源能力的智能無(wú)線電技術(shù)。本文的目標(biāo)是在基于FPGA+DSP的系統(tǒng)硬件平臺(tái)上，以軟件編程的方式實(shí)現(xiàn)認(rèn)知無(wú)線電數(shù)據(jù)傳輸?shù)墓δ堋?軟件無(wú)線電是實(shí)現(xiàn)認(rèn)知無(wú)線電的理想平臺(tái)。本文首先闡述了軟件無(wú)線電的基本工作原理及關(guān)鍵技術(shù)途徑，對(duì)多速率信號(hào)處理中的內(nèi)插和抽取、帶通采樣、數(shù)字下變頻、濾波等技術(shù)進(jìn)行了分析與探討，為設(shè)計(jì)多速率調(diào)制解調(diào)系統(tǒng)提供了理論基礎(chǔ)。然后針對(duì)軟件無(wú)線電的要求給出了基于FPFA+DSP的系統(tǒng)設(shè)計(jì)硬件框圖，并對(duì)其中的部分硬件(FPGA、AD9857、AD9235)做了簡(jiǎn)要的描述并給出其初始化過(guò)程。在理解基本概念和原理的基礎(chǔ)上，詳細(xì)論述了在系統(tǒng)硬件設(shè)計(jì)平臺(tái)上實(shí)現(xiàn)的π/4-DQPSK、8PSK、16QAM調(diào)制解調(diào)技術(shù)。本文給出了調(diào)制解調(diào)系統(tǒng)實(shí)現(xiàn)方案中的各個(gè)功能模塊(差分編、解碼，加同步頭、內(nèi)插和成形濾波，下變頻，系統(tǒng)同步等)具體的設(shè)計(jì)方案和通過(guò)硬件編程實(shí)現(xiàn)了板級(jí)的仿真和最后的硬件實(shí)現(xiàn)，并對(duì)其中得到的數(shù)據(jù)進(jìn)行分析，進(jìn)一步驗(yàn)證方案的可行性。最后介紹了通信板同頻譜感知板協(xié)同工作原理，依據(jù)頻譜感知板獲取的各個(gè)信道狀況自適應(yīng)的選擇π/4-DQPSK、8PSK、16QAM調(diào)制解調(diào)方式并在FPGA上實(shí)現(xiàn)了其中部分功能。
標(biāo)簽： FPGA 多速率 調(diào)制解調(diào)器
上傳時(shí)間： 2013-05-30
上傳用戶：fywz
這篇文章介紹了MSP430系列多單片機(jī)間的SPI主從通信原理和相關(guān)例程
上傳時(shí)間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
互感器是電力系統(tǒng)中電能計(jì)量和繼電保護(hù)中的重要設(shè)備，其精度和可靠性與電力系統(tǒng)的安全性、可靠性和經(jīng)濟(jì)運(yùn)行密切相關(guān)。隨著電力工業(yè)的發(fā)展，傳統(tǒng)的電磁式互感器已經(jīng)暴露出一系列的缺陷，電子式互感器能很好的解決電磁式互感器的缺點(diǎn)，電子式互感器逐步替代電磁式互感器代表著電力工業(yè)的發(fā)展方向。目前，國(guó)產(chǎn)的互感器校驗(yàn)儀主要是電磁式互感器校驗(yàn)儀，電子式互感器校驗(yàn)儀依賴于進(jìn)口。電子式互感器的發(fā)展，使得電子式互感器校驗(yàn)儀的研制勢(shì)在必行。 本課題依據(jù)國(guó)際標(biāo)準(zhǔn)IEC60044-7、IEC60044-8和國(guó)內(nèi)標(biāo)準(zhǔn)GB20840[1].7-2007、GB20840[1].8-2007，設(shè)計(jì)了電子式互感器檢驗(yàn)儀。該校驗(yàn)儀采用直接法對(duì)電子式互感器進(jìn)行校驗(yàn)，即同時(shí)測(cè)試待校驗(yàn)電子式互感器和標(biāo)準(zhǔn)電磁式互感器二次側(cè)的輸出信號(hào)，比較兩路信號(hào)的參數(shù)，根據(jù)比較結(jié)果完成電子式互感器的校驗(yàn)工作。論文首先介紹了電子式互感器結(jié)構(gòu)及輸出數(shù)字信號(hào)的特征，然后詳細(xì)論述了電子式互感器校驗(yàn)儀的硬件及軟件設(shè)計(jì)方法。硬件主要采用FPGA技術(shù)設(shè)計(jì)以太網(wǎng)控制器RTL8019的控制電路，以實(shí)現(xiàn)電子式互感器信號(hào)的遠(yuǎn)程接收，同時(shí)設(shè)計(jì)A/D芯片MAX125的控制電路，以實(shí)現(xiàn)標(biāo)準(zhǔn)電磁式互感器模擬輸出的數(shù)字化。軟件主要采用FPGA的SOPC技術(shù)，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成開發(fā)環(huán)境下，完成對(duì)硬件電路的底層控制，運(yùn)用準(zhǔn)同步算法和DFT算法開發(fā)應(yīng)用程序?qū)崿F(xiàn)對(duì)數(shù)字信號(hào)的處理。最終完成電子式互感器校驗(yàn)儀的設(shè)計(jì)。 最后進(jìn)行了相關(guān)的實(shí)驗(yàn)，所研制的電子式互感器校驗(yàn)儀對(duì)0.5準(zhǔn)確級(jí)的電子式電壓互感器和0.5準(zhǔn)確級(jí)電子式電流互感器分別進(jìn)行了校驗(yàn)，對(duì)其額定負(fù)荷的20％、100％、120％點(diǎn)做為測(cè)量點(diǎn)進(jìn)行測(cè)量。經(jīng)過(guò)對(duì)實(shí)驗(yàn)數(shù)據(jù)的處理分析可知，校驗(yàn)儀對(duì)電子式互感器的校驗(yàn)精度滿足0.5％的比差誤差和20’的相位差。本課題的研究為電子式互感器校驗(yàn)儀的研制工作提供了理論和實(shí)踐依據(jù)。
標(biāo)簽： FPGA 電子式互感器 校驗(yàn)儀
上傳時(shí)間： 2013-04-24
上傳用戶：569342831
根據(jù)交通部公布的數(shù)據(jù)，交通事故呈逐年上升趨勢(shì)，交通事故不僅給公民的財(cái)產(chǎn)造成了損失，而且給公民的人身安全也會(huì)造成威脅。因此如何更好地避免交通事故成為一個(gè)焦點(diǎn)課題，汽車安全系統(tǒng)更是成為汽車生產(chǎn)商和研究機(jī)構(gòu)的研究熱點(diǎn)。 當(dāng)前汽車安全系統(tǒng)有兩大種類：一是被動(dòng)式安全系統(tǒng)。例如：安全帶，安全氣囊等。二是主動(dòng)式安全系統(tǒng)。主動(dòng)安全系統(tǒng)又分為主動(dòng)被動(dòng)式和主動(dòng)自動(dòng)式。前者有ABS等。后者有汽車自動(dòng)防撞系統(tǒng)和倒車?yán)走_(dá)等。 本文采用激光測(cè)距系統(tǒng)，開發(fā)一種汽車在高速公路上行駛的主動(dòng)式防撞系統(tǒng)，本文的重點(diǎn)是開發(fā)測(cè)距預(yù)警系統(tǒng)，采用專門的激光測(cè)距芯片和接收芯片，并采用FPGA(Filed Programmable Gate Array)作為主控芯片，對(duì)前車進(jìn)行有效的監(jiān)控，根據(jù)檢測(cè)得到的數(shù)據(jù)，實(shí)時(shí)提出建議和報(bào)警，提醒駕駛員減速或者采取制動(dòng)措施，從而達(dá)到預(yù)防追尾碰撞的目的。本文工作主要有以下幾個(gè)方面： 1) 在比較分析激光、雷達(dá)和毫米波等測(cè)距方法的基礎(chǔ)上，根據(jù)市場(chǎng)需求及潛在用戶分析，確定采用激光脈沖測(cè)距方式。針對(duì)激光脈沖測(cè)距存在的技術(shù)難題，提出以FPGA作為系統(tǒng)核心控制模塊的測(cè)距系統(tǒng)設(shè)計(jì)方案。 2) 根據(jù)對(duì)車載動(dòng)態(tài)測(cè)距系統(tǒng)測(cè)量精度、測(cè)量頻率和測(cè)量范圍的基本要求，結(jié)合脈沖激光測(cè)距的特點(diǎn)，提出采用多頭脈沖激光測(cè)距和多周期脈沖測(cè)量的技術(shù)方案。該方案可有效提高系統(tǒng)測(cè)距精度和測(cè)量范圍，降低系統(tǒng)成本。 3) 基于上述方案，完成了基于FPGA的多頭脈沖激光測(cè)距系統(tǒng)的各功能模塊的詳細(xì)設(shè)計(jì)、功能仿真、綜合優(yōu)化及板級(jí)測(cè)試實(shí)驗(yàn)。實(shí)驗(yàn)表明，各主要功能模塊基本達(dá)到預(yù)期設(shè)計(jì)要求，為測(cè)距系統(tǒng)的后期開發(fā)奠定了基礎(chǔ)。 4) 完成了激光測(cè)距傳感器外圍光電轉(zhuǎn)換電路、電源轉(zhuǎn)換電路及通訊接口的設(shè)計(jì)、制作、安裝及實(shí)驗(yàn)室調(diào)試。 5) 最后對(duì)論文研究工作進(jìn)行了總結(jié)，提出了系統(tǒng)的不足之處和進(jìn)一步研究工作的方向。
標(biāo)簽： FPGA 激光測(cè)距系統(tǒng)
上傳時(shí)間： 2013-05-24
上傳用戶：yoleeson
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
