LVDS技術(shù)： 低電壓差分訊號(hào)(LVDS)在對(duì)訊號(hào)完整性、低抖動(dòng)及共模特性要求較高的系統(tǒng)中得到了廣泛的應(yīng)用。本文針對(duì)LVDS與其他幾種介面標(biāo)準(zhǔn)之間的連接，對(duì)幾種典型的LVDS介面電路進(jìn)行了討論
上傳時(shí)間： 2014-01-13
上傳用戶：stvnash
圖1所示電路可將高頻單端輸入信號(hào)轉(zhuǎn)換為平衡差分信號(hào)，用于驅(qū)動(dòng)16位10 MSPS PulSAR® ADC AD7626。該電路采用低功耗差分放大器ADA4932-1來驅(qū)動(dòng)ADC，最大限度提升AD7626的高頻輸入信號(hào)音性能。此器件組合的真正優(yōu)勢(shì)在于低功耗、高性能
上傳時(shí)間： 2013-10-21
上傳用戶：佳期如夢(mèng)
LVDS：Low Voltage Differential Signaling，低電壓差分信號(hào)。 LVDS傳輸支持速率一般在155Mbps（大約為77MHZ）以上。
標(biāo)簽： 差分信號(hào)
上傳時(shí)間： 2015-03-04
上傳用戶：初夏淺淺時(shí)光
一種低成本的差分GPS定位系統(tǒng)的設(shè)計(jì)與實(shí)驗(yàn)，利用普通的GPS-OEM板建立差分GPS定位系統(tǒng)的設(shè)計(jì)方案。
標(biāo)簽： GPS 差分 定位系統(tǒng) 實(shí)驗(yàn)
上傳時(shí)間： 2013-12-23
上傳用戶：aa54
0234、1.8V 5.2 GHz 差分結(jié)構(gòu)CMOS 低噪聲放大器
標(biāo)簽：
上傳時(shí)間： 2014-04-09
上傳用戶：cgmmei
信號(hào)完整性是高速數(shù)字系統(tǒng)中要解決的一個(gè)首要問題之一，如何在高速PCB 設(shè)計(jì)過程中充分考慮信號(hào)完整性因素,并采取有效的控制措施,已經(jīng)成為當(dāng)今系統(tǒng)設(shè)計(jì)能否成功的關(guān)鍵。在這方面，差分線對(duì)具有很多優(yōu)勢(shì)，比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩(wěn)定的可靠性等。目前，差分線對(duì)在高速數(shù)字電路設(shè)計(jì)中的應(yīng)用越來越廣泛，電路中最關(guān)鍵的信號(hào)往往都要采用差分線對(duì)設(shè)計(jì)。介紹了差分線對(duì)在PCB 設(shè)計(jì)中的一些要點(diǎn)，并給出具體設(shè)計(jì)方案。
上傳時(shí)間： 2014-12-24
上傳用戶：540750247
信號(hào)完整性是高速數(shù)字系統(tǒng)中要解決的一個(gè)首要問題之一，如何在高速PCB 設(shè)計(jì)過程中充分考慮信號(hào)完整性因素,并采取有效的控制措施,已經(jīng)成為當(dāng)今系統(tǒng)設(shè)計(jì)能否成功的關(guān)鍵。在這方面，差分線對(duì)具有很多優(yōu)勢(shì)，比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩(wěn)定的可靠性等。目前，差分線對(duì)在高速數(shù)字電路設(shè)計(jì)中的應(yīng)用越來越廣泛，電路中最關(guān)鍵的信號(hào)往往都要采用差分線對(duì)設(shè)計(jì)。介紹了差分線對(duì)在PCB 設(shè)計(jì)中的一些要點(diǎn)，并給出具體設(shè)計(jì)方案。
上傳時(shí)間： 2013-10-26
上傳用戶：lps11188
Jafarkhani的差分空時(shí)分組碼matlab程序，在不同信噪比下，比較了系統(tǒng)SER和BER。采用2發(fā)1收，瑞利衰落信道
標(biāo)簽： Jafarkhani matlab 差分 空時(shí)分組碼
上傳時(shí)間： 2016-10-27
上傳用戶：gyq
四進(jìn)制差分相移鍵控(鍵控調(diào)制方法)，樊昌信《通信原理》內(nèi)容
上傳時(shí)間： 2017-04-29
上傳用戶：evil
將編碼的差分跳頻系統(tǒng)等效為串行級(jí)聯(lián)碼，充分利用頻率轉(zhuǎn)移函數(shù)所產(chǎn)生的網(wǎng)格關(guān)聯(lián)信息， 采用軟輸入軟輸 算法，進(jìn)行類Turbo串行迭代譯碼，能有效改善系統(tǒng)的誤比特性能． 此，如何實(shí)現(xiàn)差 分跳頻系統(tǒng)串行級(jí)聯(lián)結(jié)構(gòu)的外編碼器和頻率轉(zhuǎn)移函數(shù)(( 函數(shù))的匹配設(shè)計(jì)是值得深入研究的問題．基 于互信息的外信息轉(zhuǎn)移圖(ExIT)能有效預(yù)測(cè)迭代譯碼的收斂特性，并根據(jù)E xlT選擇適當(dāng)?shù)膬?nèi)、外碼 進(jìn)行級(jí)聯(lián)．采用基于互信息的Exn、用分析差分跳頻串行級(jí)聯(lián)結(jié)構(gòu)中外編碼器和G函數(shù)的外信息轉(zhuǎn)移 過程，提出了一種采用ExIT圖選擇G函數(shù)及外編碼器的方法．通過對(duì)陔l方法的理論分析和性能仿真， 結(jié)果表明，在一定的輸入先驗(yàn)信息量條件下，信噪比越高，G函數(shù)輸 互信息量越大；在給定信噪比條件 下，不同G 函數(shù)劉 應(yīng)的輸出互信息量隨輸入先驗(yàn)信息量增長(zhǎng)速度不同，能有效實(shí)現(xiàn)對(duì)性能較好的G 函 數(shù)的選擇；對(duì)于給定G甬?dāng)?shù)，在不同外編碼方式下，通過E xlT閣能得到迭代譯碼收斂的門限值；能反應(yīng) 出不同編碼方式下的收斂特性的好壞，從而實(shí)現(xiàn)外編碼器和G函數(shù)的匹配設(shè)計(jì)．
標(biāo)簽： 南京大學(xué)學(xué)報(bào)
上傳時(shí)間： 2015-04-27
上傳用戶：xiefuai
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<li id="umqyg"></li> <strike id="umqyg"></strike>
<strike id="umqyg"></strike>