§ Debussy有四個(gè)主要單元(component)，nTrace、nWave、nSchema、nState § nTrace -- Hypertext source code analysis and browse tool (為％Debussy &所開(kāi)啟的主畫(huà)面) § nWave -- Waveform analysis tool (可由nTrace內(nèi)開(kāi)啟，或直接％nWave &開(kāi)啟) § nSchema -- Hierarchy schematic generator
上傳時(shí)間： 2015-06-25
上傳用戶(hù)：13215175592
事實(shí)上這個(gè)氣泡排序法已經(jīng)不是單純的氣泡排序了，它使用了旗標(biāo)與右端左移兩個(gè)方法來(lái)改進(jìn)排序的效能，而Shaker排序法使用到後面這個(gè)觀念進(jìn)一步改良?xì)馀菖判蚍ā?/p>
標(biāo)簽： 排序
上傳時(shí)間： 2013-12-30
上傳用戶(hù)：love1314
自行開(kāi)發(fā)的簡(jiǎn)單FLASH動(dòng)畫(huà)，透過(guò)簡(jiǎn)單的音樂(lè)及畫(huà)面可以了解到藝術(shù)的氣息，且容易修改
標(biāo)簽： FLASH
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：小儒尼尼奧
華邦用系列單片機(jī)資料2
標(biāo)簽：
上傳時(shí)間： 2013-08-01
上傳用戶(hù)：eeworm
華邦用系列單片機(jī)資料3
標(biāo)簽：
上傳時(shí)間： 2013-04-15
上傳用戶(hù)：eeworm
華邦用系列單片機(jī)資料1
標(biāo)簽：
上傳時(shí)間： 2013-06-02
上傳用戶(hù)：eeworm
專(zhuān)輯類(lèi)-單片機(jī)專(zhuān)輯-258冊(cè)-4.20G 華邦用系列單片機(jī)資料1-11頁(yè)-0.2M.pdf
上傳時(shí)間： 2013-06-01
上傳用戶(hù)：問(wèn)題問(wèn)題
專(zhuān)輯類(lèi)-單片機(jī)專(zhuān)輯-258冊(cè)-4.20G 華邦用系列單片機(jī)資料3-22頁(yè)-0.3M.pdf
上傳時(shí)間： 2013-08-06
上傳用戶(hù)：1757122702
圖像處理技術(shù)應(yīng)用越來(lái)越廣泛，特別是工業(yè)檢測(cè)領(lǐng)域。然而，圖像處理技術(shù)應(yīng)用的基礎(chǔ)是圖像的獲取，為了更加靈活地設(shè)計(jì)各種應(yīng)用產(chǎn)品，本課題研究基于FPGA的面陣 CCD驅(qū)動(dòng)傳輸電路設(shè)計(jì)，利用該電路能夠獲取高質(zhì)量、高分辨率的圖像，為后續(xù)的圖像處理技術(shù)應(yīng)用打下基礎(chǔ)。本文首先介紹了研究意義、CCD圖像傳感器的發(fā)展以及FPGA的產(chǎn)生與發(fā)展，接著提出了面陣CCD成像系統(tǒng)總體設(shè)計(jì)方案，然后針對(duì)關(guān)鍵電路的設(shè)計(jì)進(jìn)行詳盡的分析和說(shuō)明，這些電路包括時(shí)序發(fā)生電路、存儲(chǔ)器控制電路、USB接口電路以及電源調(diào)理電路。其中時(shí)序發(fā)生電路主要用于產(chǎn)生CCD正常工作所需的各種時(shí)序信號(hào)以及A/D變換芯片AD9824 所需的工作時(shí)序，這些時(shí)序都是由FPGA產(chǎn)生的，文中給出了FPGA邏輯設(shè)計(jì)的基本過(guò)程以及仿真波形。本系統(tǒng)采用SDRAM緩存圖像信號(hào)，為了完成SDRAM的寫(xiě)入、讀出以及定時(shí)刷新，利用FPGA生成存儲(chǔ)器控制電路。系統(tǒng)采用USB接口與計(jì)算機(jī)通信，因此FPGA 中設(shè)計(jì)了相應(yīng)邏輯電路與CY7C68013A USB接口芯片實(shí)現(xiàn)信號(hào)握手及數(shù)據(jù)通信，進(jìn)而與 PC機(jī)通信。為了保證各個(gè)芯片正常工作，設(shè)計(jì)電源調(diào)理電路實(shí)現(xiàn)將輸入5V電源轉(zhuǎn)換成多種電壓向各個(gè)芯片供電。經(jīng)過(guò)初步調(diào)試，并根據(jù)仿真結(jié)果判斷驅(qū)動(dòng)傳輸電路基本達(dá)到設(shè)計(jì)要求。關(guān)鍵詞：FPGA，CCD，A/D變換，SDRAM，USB，驅(qū)動(dòng)時(shí)序
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：prczsf
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：pei5
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="wkayu"></strike>
