Verilog HDL 數(shù)字設(shè)計(jì)教程【作者：賀敬凱；出版社：西安電子科技大學(xué)出版社】（本資料為ppt）
內(nèi)容簡(jiǎn)介：介紹了Verilog HDL語(yǔ)言，狀態(tài)機(jī)設(shè)計(jì)，仿真，還有好幾個(gè)可綜合設(shè)計(jì)的舉例，除了常見(jiàn)的，還有空調(diào)控制器的設(shè)計(jì)，飲料自動(dòng)售賣(mài)機(jī)的設(shè)計(jì)，AD采樣控制電路等。
第1章 Verilog HDL數(shù)字設(shè)計(jì)綜述
第2章 Verilog HDL基本概念
第3章 Verilog HDL常用建模方法
第4章 Verilog HDL常用電路設(shè)計(jì)
第5章 同步有限狀態(tài)機(jī)設(shè)計(jì)
第6章 Verilog HDL仿真技術(shù)
第7章 Verilog HDL可綜合設(shè)計(jì)舉例
第8章 CPU結(jié)構(gòu)及其設(shè)計(jì)
標(biāo)簽：
Verilog
HDL
數(shù)字設(shè)計(jì)
教程
上傳時(shí)間：
2015-01-01
上傳用戶(hù)：yare
