在數(shù)字接收機中，為了在抽樣判決時刻準確判決發(fā)送過來的碼元，需要提供一個確定抽樣判決時刻的定時脈沖序列。這個定時脈沖序列的重復頻率必須與發(fā)送的數(shù)碼脈沖序列一致（即接收、發(fā)送雙方必須同步，具有相同的主頻率），同時在最佳判決時刻對接收碼元進行抽樣判決。這樣的定時脈沖序列稱為碼元同步。
上傳時間： 2013-10-16
上傳用戶：sy_jiadeyi
gardner算法實現(xiàn)碼元同步，希望對大家有用!
上傳時間： 2016-03-06
上傳用戶：linlin
這是一個衡量通信速度的參數(shù)。它表示每秒鐘傳送的bit的個數(shù)。例如300波特表示每秒鐘發(fā)送300個bit，當我們提到時鐘周期時，我們就是指波特率例如如果協(xié)議需要4800波特率，那么時鐘是4800Hz，這意味著串口通信在數(shù)據(jù)線上的采樣率為4800Hz，通常電話線的波特率為14400，28800和36600，波特率可以遠遠大于這些值，但是波特率和距離成反比。串行口每秒發(fā)送或接收數(shù)據(jù)的碼元數(shù)為傳碼，單位為波特，也叫波特率，若發(fā)送或接收一位數(shù)據(jù)所需時間為T，則波特率為1/T，相應的發(fā)送或接收時鐘為1/T Hz。發(fā)送和接收設備的波特率應一致。位同步是實現(xiàn)收發(fā)雙方的碼元同步，由數(shù)據(jù)傳輸系統(tǒng)的同步控制電路實現(xiàn)。發(fā)送端由發(fā)送時鐘的定時脈沖對數(shù)據(jù)序列取樣再生，接收端由接收時鐘的定時脈沖對接收數(shù)據(jù)序列取樣判斷，恢復原來的數(shù)據(jù)序列。因此，接收時鐘和發(fā)送時鐘必須同頻同相，這是由接收端的定時提取和鎖相環(huán)電路實現(xiàn)的。傳碼率與位同步必須同時滿足。否則，接收設備接收不到有效信息
上傳時間： 2022-06-22
上傳用戶：
字元辨識系統(tǒng)-利用二元化之後利用類神經(jīng)網(wǎng)路系統(tǒng)來辨識字原碼
上傳時間： 2013-12-28
上傳用戶：waizhang
資料壓縮技術與應用-變動長度編碼壓縮及解壓縮(Run Length Encoding) 整數(shù)採用固定長度一個位元組表示法 對於只出現(xiàn)一次的位元組S亦用iS取代
上傳時間： 2016-08-15
上傳用戶：GavinNeko
資料壓縮技術與應用-變動長度編碼壓縮(Run Length Encoding)~ 整數(shù)採用固定長度一個位元組表示法~ 對於只出現(xiàn)一次的位元組S亦用iS取代~
上傳時間： 2016-08-15
上傳用戶：asdfasdfd
碼元定時恢復(位同步)技術是數(shù)字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機中位同步方法，并予以實現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時恢復算法以及衡量系統(tǒng)性能的各項指標，為后續(xù)工作奠定了基礎。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細致的分析，并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發(fā)形式下的位同步，并在FPGA上予以實現(xiàn)，效果良好。 在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現(xiàn)了插值環(huán)路的位同步算法，進行了Matlab仿真和FPGA實現(xiàn)。并在插值環(huán)路的基礎上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現(xiàn)。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對兩個突發(fā)信道的位同步系統(tǒng)進行了理論研究、算法設計以及硬件實現(xiàn)的全過程，滿足系統(tǒng)要求。
上傳時間： 2013-04-24
上傳用戶：yare
碼元定時恢復(位同步)技術是數(shù)字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機中位同步方法，并予以實現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時恢復算法以及衡量系統(tǒng)性能的各項指標，為后續(xù)工作奠定了基礎。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細致的分析，并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發(fā)形式下的位同步，并在FPGA上予以實現(xiàn)，效果良好。 在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現(xiàn)了插值環(huán)路的位同步算法，進行了Matlab仿真和FPGA實現(xiàn)。并在插值環(huán)路的基礎上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現(xiàn)。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對兩個突發(fā)信道的位同步系統(tǒng)進行了理論研究、算法設計以及硬件實現(xiàn)的全過程，滿足系統(tǒng)要求。
上傳時間： 2013-04-24
上傳用戶：zukfu
灰色理論下之最基本操作元，灰生成之matlab源碼，可很快計算出數(shù)據(jù)各階之生成結(jié)果
標簽： 基本操作
上傳時間： 2013-12-01
上傳用戶：aappkkee
元胞的生死。散布在規(guī)則格網(wǎng) (Lattice Grid)中的每一元胞(Cell)取有限的離散狀態(tài)，遵循同樣的作用規(guī)則，依據(jù)確定的局部規(guī)則作同步更新。
上傳時間： 2016-01-02
上傳用戶：kelimu
