概述:數(shù)字通信和自動(dòng)化控制等領(lǐng)域的高速度發(fā)展和世界范圍的高技術(shù)競爭對(duì)數(shù)字系統(tǒng)提出了越來越高的要求,特別是需要設(shè)計(jì)具有實(shí)時(shí)信號(hào)處理能力的專用集成電路,要求把包括多個(gè)CPU內(nèi)核在內(nèi)的整個(gè)電子系統(tǒng)綜合到一個(gè)芯片(SOC)上。
集成電路制造工藝的發(fā)展;
知識(shí)產(chǎn)權(quán)核(IP)的重復(fù)利用;
硬件描述語言(HDL)的大規(guī)模使用;
資源簡介:概述:數(shù)字通信和自動(dòng)化控制等領(lǐng)域的高速度發(fā)展和世界范圍的高技術(shù)競爭對(duì)數(shù)字系統(tǒng)提出了越來越高的要求,特別是需要設(shè)計(jì)具有實(shí)時(shí)信號(hào)處理能力的專用集成電路,要求把包括多個(gè)CPU內(nèi)核在內(nèi)的整個(gè)電子系統(tǒng)綜合到一個(gè)芯片(SOC)上。?集成電路制造工藝的發(fā)展;?知...
上傳時(shí)間: 2013-10-28
上傳用戶:pol123
資源簡介:電容器概說
上傳時(shí)間: 2013-07-14
上傳用戶:eeworm
資源簡介:目 錄調(diào)試用的系統(tǒng)任務(wù)常用編譯預(yù)處理語句
上傳時(shí)間: 2013-10-18
上傳用戶:ytulpx
資源簡介:第一章 數(shù)字信號(hào)處理、計(jì)算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計(jì)方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級(jí)別的Verilog HDL模型 第五章 基本運(yùn)算邏輯和它們的Verilog HDL模型 第六章 運(yùn)算和數(shù)據(jù)流動(dòng)控制邏輯
上傳時(shí)間: 2014-01-27
上傳用戶:sclyutian
資源簡介:第一章 數(shù)字信號(hào)處理、計(jì)算、程序、算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計(jì)方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級(jí)別的Verilog HDL模型 第五章 基本運(yùn)算邏輯和它們的Verilog HDL模型 第六章 運(yùn)算和數(shù)據(jù)流動(dòng)控制邏輯 第七章...
上傳時(shí)間: 2016-02-08
上傳用戶:ardager
資源簡介:本教程的目的是為了幫助大家進(jìn)行實(shí)戰(zhàn)演練,熟悉軟硬件的相關(guān)知識(shí),而不是為了講解 Verilog HDL語言。所以在學(xué)習(xí)本教程之前,大家應(yīng)先學(xué)習(xí)Verilog HDL的基本語法知識(shí)和編程思想,我也寫過一個(gè)關(guān)于Verilog HDL學(xué)習(xí)建議的文章,大家可以看一下:http://www.5ifpg...
上傳時(shí)間: 2022-07-18
上傳用戶:
資源簡介:雙絞線的基本知識(shí) pdf版
上傳時(shí)間: 2013-07-14
上傳用戶:eeworm
資源簡介:1、LED色度學(xué)的基本知識(shí)
上傳時(shí)間: 2013-07-11
上傳用戶:eeworm
資源簡介:1、LED色度學(xué)的基本知識(shí)
上傳時(shí)間: 2013-06-06
上傳用戶:eeworm
資源簡介:鋰電池的基本知識(shí)
上傳時(shí)間: 2013-05-31
上傳用戶:eeworm
資源簡介:電能計(jì)量的基本知識(shí)
上傳時(shí)間: 2013-04-15
上傳用戶:eeworm
資源簡介:專輯類-實(shí)用電子技術(shù)專輯-385冊-3.609G 電能計(jì)量的基本知識(shí)-134頁-3.5M.pdf
上傳時(shí)間: 2013-04-24
上傳用戶:gdgzhym
資源簡介:專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊-9138M 雙絞線的基本知識(shí)-8頁-0.3M-pdf版.pdf
上傳時(shí)間: 2013-08-03
上傳用戶:小楊高1
資源簡介:電容器選用的基本知識(shí)一 電子電路中的電容器電容器的基本作用就是充電與放電,但由這種基本充放電作用所延伸出來的許多電路現(xiàn)象,使得電容器有著種種不同的用途,例如在電動(dòng)馬達(dá)中,我們用它來產(chǎn)生
上傳時(shí)間: 2013-04-24
上傳用戶:Duang2016
資源簡介:《Verilog HDL程序設(shè)計(jì)與實(shí)踐》系統(tǒng)講解了Verilog HDL的基本語法和高級(jí)應(yīng)用技巧,對(duì)于每個(gè)知識(shí)點(diǎn)都按照開門見山、自頂向下的方式來組織內(nèi)容,在介紹相關(guān)知識(shí)點(diǎn)之前,先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應(yīng)用場景,讓讀者不僅掌握基本語法,還能夠獲得深層次...
上傳時(shí)間: 2013-11-22
上傳用戶:wqxstar
資源簡介:學(xué)習(xí)FPGA的必備知識(shí)
上傳時(shí)間: 2014-12-28
上傳用戶:jyycc
資源簡介:《Verilog HDL程序設(shè)計(jì)與實(shí)踐》系統(tǒng)講解了Verilog HDL的基本語法和高級(jí)應(yīng)用技巧,對(duì)于每個(gè)知識(shí)點(diǎn)都按照開門見山、自頂向下的方式來組織內(nèi)容,在介紹相關(guān)知識(shí)點(diǎn)之前,先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應(yīng)用場景,讓讀者不僅掌握基本語法,還能夠獲得深層次...
上傳時(shí)間: 2013-11-21
上傳用戶:silenthink
資源簡介:學(xué)習(xí)FPGA的必備知識(shí)
上傳時(shí)間: 2013-11-10
上傳用戶:songkun
資源簡介:單片機(jī)的基本知識(shí)介紹!
上傳時(shí)間: 2014-01-24
上傳用戶:chenbhdt
資源簡介:C++ QuickStart工具能夠?yàn)槟闾峁┠愕乃枰目焖僬莆誄++開發(fā)語言中的基本知識(shí)。
上傳時(shí)間: 2015-01-26
上傳用戶:洛木卓
資源簡介:java線程的基本知識(shí)
上傳時(shí)間: 2014-02-13
上傳用戶:Thuan
資源簡介:實(shí)用組網(wǎng)的基本知識(shí),對(duì)等網(wǎng)的組建,服務(wù)器網(wǎng)絡(luò)的組建,無盤工作站,Microsoft IIS,Microsoft Proxy Server,組建基于Windows 2000 Server服務(wù)器的局域網(wǎng)
上傳時(shí)間: 2015-03-18
上傳用戶:yuanyuan123
資源簡介:介紹了神經(jīng)網(wǎng)絡(luò)模式識(shí)別的基本知識(shí),適合于模式識(shí)別領(lǐng)域的人員
上傳時(shí)間: 2015-04-01
上傳用戶:maizezhen
資源簡介:胡航著 語音信號(hào)處理 語音信號(hào)的基本知識(shí)與理論
上傳時(shí)間: 2015-04-08
上傳用戶:許小華
資源簡介:許多人在掌握J(rèn)ava的基本知識(shí)后,都希望通過進(jìn)行一系列的課程設(shè)計(jì)來鞏固和提高Java編程技術(shù),本書就是針對(duì)這一目的編寫。本書不僅可以作為電子信息專業(yè)Java課程設(shè)計(jì)的教材,也適合作為撰寫畢業(yè)論文的參考書。
上傳時(shí)間: 2015-04-15
上傳用戶:kikye
資源簡介:本書介紹了軟件測試的基本知識(shí)及測試工具,測試的方法
上傳時(shí)間: 2015-04-21
上傳用戶:zhoujunzhen
資源簡介:許多人在掌握J(rèn)ava的基本知識(shí)后,都希望通過進(jìn)行一系列的課程設(shè)計(jì)來鞏固和提高Java編程技術(shù),本書就是針對(duì)這一目的編寫。本書不僅可以作為電子信息專業(yè)Java課程設(shè)計(jì)的教材,也適合作為撰寫畢業(yè)論文的參考書。
上傳時(shí)間: 2013-12-26
上傳用戶:181992417
資源簡介:WAP頁面制作培訓(xùn),本書粗略的介紹了WML編程的基本知識(shí)。
上傳時(shí)間: 2013-12-23
上傳用戶:zhenyushaw
資源簡介:Socket 編程,詳細(xì)介紹了Socket 編程的基本知識(shí),socket 地址結(jié)構(gòu),C/S 網(wǎng)絡(luò)編程,常用函數(shù),僵尸進(jìn)程,I/O 模式,守護(hù)進(jìn)程,I/O 超時(shí),輔助數(shù)據(jù)的應(yīng)用,網(wǎng)絡(luò)參數(shù)的設(shè)置和獲取
上傳時(shí)間: 2014-01-16
上傳用戶:haohaoxuexi
資源簡介:基于地址總線接口的四倍頻編碼器信號(hào)接口的 FPGA實(shí)現(xiàn) Verilog HDL的
上傳時(shí)間: 2014-08-12
上傳用戶:ayfeixiao