亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > 單片機(jī)編程 > Verilog HDL的基本知識(shí)--周立功Actel產(chǎn)品線

Verilog HDL的基本知識(shí)--周立功Actel產(chǎn)品線

  • 資源大小:1871 K
  • 上傳時(shí)間: 2013-10-28
  • 上傳用戶:yannantian
  • 資源積分:2 下載積分
  • 標(biāo)      簽: Verilog Actel HDL 基本知識(shí)

資 源 簡 介

概述:數(shù)字通信和自動(dòng)化控制等領(lǐng)域的高速度發(fā)展和世界范圍的高技術(shù)競爭對(duì)數(shù)字系統(tǒng)提出了越來越高的要求,特別是需要設(shè)計(jì)具有實(shí)時(shí)信號(hào)處理能力的專用集成電路,要求把包括多個(gè)CPU內(nèi)核在內(nèi)的整個(gè)電子系統(tǒng)綜合到一個(gè)芯片(SOC)上。
集成電路制造工藝的發(fā)展;
知識(shí)產(chǎn)權(quán)核(IP)的重復(fù)利用;
硬件描述語言(HDL)的大規(guī)模使用;

相 關(guān) 資 源

主站蜘蛛池模板: 岳阳市| 阿巴嘎旗| 集安市| 永春县| 麻江县| 红桥区| 辽阳县| 浪卡子县| 葫芦岛市| 和静县| 赣州市| 新建县| 平舆县| 万盛区| 沁源县| 岢岚县| 镇安县| 嵊州市| 松江区| 普格县| 彰化市| 钦州市| 泗阳县| 乳山市| 沙洋县| 张家川| 东辽县| 共和县| 双流县| 古田县| 伊金霍洛旗| 汉沽区| 九龙坡区| 泗水县| 抚宁县| 池州市| 犍为县| 吴江市| 通榆县| 阿合奇县| 株洲市|