亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > 單片機編程 > Verilog HDL的基本知識--周立功Actel產(chǎn)品線

Verilog HDL的基本知識--周立功Actel產(chǎn)品線

  • 資源大小:1871 K
  • 上傳時間: 2013-10-28
  • 上傳用戶:yannantian
  • 資源積分:2 下載積分
  • 標      簽: Verilog Actel HDL 基本知識

資 源 簡 介

概述:數(shù)字通信和自動化控制等領域的高速度發(fā)展和世界范圍的高技術競爭對數(shù)字系統(tǒng)提出了越來越高的要求,特別是需要設計具有實時信號處理能力的專用集成電路,要求把包括多個CPU內(nèi)核在內(nèi)的整個電子系統(tǒng)綜合到一個芯片(SOC)上。
集成電路制造工藝的發(fā)展;
知識產(chǎn)權核(IP)的重復利用;
硬件描述語言(HDL)的大規(guī)模使用;

相 關 資 源

主站蜘蛛池模板: 墨竹工卡县| 孟津县| 乌苏市| 乐至县| 固阳县| 淮南市| 怀柔区| 吉林省| 班戈县| 建水县| 桦南县| 普宁市| 遵化市| 启东市| 柳江县| 时尚| 百色市| 高州市| 固始县| 慈利县| 安阳市| 平泉县| 中阳县| 纳雍县| 洛宁县| 禄劝| 隆昌县| 松江区| 阜康市| 建始县| 平昌县| 邳州市| 镇坪县| 嫩江县| 四川省| 泊头市| 贵德县| 舞钢市| 安庆市| 同心县| 鹰潭市|