亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > 學(xué)術(shù)論文 > 基于FPGA的HDLC協(xié)議控制器的設(shè)計(jì)

基于FPGA的HDLC協(xié)議控制器的設(shè)計(jì)

  • 資源大小:2500 K
  • 上傳時(shí)間: 2013-06-09
  • 上傳用戶:jellylihui
  • 資源積分:2 下載積分
  • 標(biāo)      簽: FPGA HDLC 協(xié)議控制器

資 源 簡(jiǎn) 介

本文以符號(hào)多項(xiàng)式理論為基礎(chǔ),從理論上論證了任意長(zhǎng)度比特組合的CRC校驗(yàn)碼的并行算法,提出了并行CRC計(jì)算的數(shù)學(xué)模型,并且以8位二進(jìn)制序列(即一個(gè)字節(jié))為例,介紹了利用此數(shù)學(xué)模型計(jì)算校驗(yàn)碼的方法,最后給出了與此算法相對(duì)應(yīng)的VHDL模型。經(jīng)過對(duì)實(shí)驗(yàn)數(shù)據(jù)的對(duì)比分析,表明文中所提并行CRC算法的關(guān)鍵路徑延遲和硬件面積都得到了優(yōu)化,以Top-Down設(shè)計(jì)方法給出了一種HDLC協(xié)議控制器的設(shè)計(jì)方案,用VHDL語言進(jìn)行了行為級(jí)描述,采用Xilinx公司的FPGA產(chǎn)品進(jìn)行實(shí)現(xiàn)。

相 關(guān) 資 源

主站蜘蛛池模板: 东乌珠穆沁旗| 新竹市| 夏邑县| 周至县| 侯马市| 沭阳县| 新野县| 西贡区| 饶平县| 普安县| 阜平县| 拉萨市| 武穴市| 江永县| 浏阳市| 焉耆| 沾益县| 蒙城县| 抚州市| 惠安县| 咸丰县| 芜湖县| 鄢陵县| 封开县| 三门县| 额敏县| 微博| 东方市| 舞阳县| 连云港市| 长葛市| 马龙县| 开封市| 勃利县| 遂宁市| 邹平县| 麻城市| 桐柏县| 八宿县| 边坝县| 绥滨县|