基于FPGA的HDLC協議控制器的設計 - 免費下載
學術論文資源
文件大小：2500 K
?? 資源詳細信息
?? 溫馨提示：本資源由用戶 jellylihui 上傳分享，僅供學習交流使用。如有侵權，請聯系我們刪除。
資源簡介
本文以符號多項式理論為基礎，從理論上論證了任意長度比特組合的CRC校驗碼的并行算法，提出了并行CRC計算的數學模型，并且以8位二進制序列(即一個字節)為例，介紹了利用此數學模型計算校驗碼的方法，最后給出了與此算法相對應的VHDL模型。經過對實驗數據的對比分析，表明文中所提并行CRC算法的關鍵路徑延遲和硬件面積都得到了優化，以Top-Down設計方法給出了一種HDLC協議控制器的設計方案，用VHDL語言進行了行為級描述，采用Xilinx公司的FPGA產品進行實現。
立即下載此資源
提示：下載后請用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip
資源說明
下載說明
- 下載需消耗 2積分
- 24小時內重復下載不扣分
- 支持斷點續傳
- 資源永久有效
使用說明
- 下載后用解壓軟件解壓
- 推薦 WinRAR 或 7-Zip
- 如有密碼請查看說明
- 解壓后即可使用
積分獲取
- 上傳資源獲得積分
- 每日簽到免費領取
- 邀請好友注冊獎勵
- 查看詳情 →