相 關 資 源

• 用Verilog語言實現(xiàn)積分梳狀濾波器(CIC)設計免費下載

  資源簡介：用Verilog語言實現(xiàn)積分梳狀濾波器(CIC)設計

  標簽： Verilog CIC 語言 積分

  上傳時間： 2013-12-10

  上傳用戶：佳期如夢

• 介紹了積分梳狀濾波器(CIC)設計免費下載

  資源簡介：介紹了積分梳狀濾波器(CIC)設計，壓縮包里面有程序的流程圖，采用VerilogHDL編寫，在modelsim上可以實現(xiàn)仿真結果，非常不錯

  標簽： CIC 積分 梳狀濾波器

  上傳時間： 2016-02-04

  上傳用戶：yxgi5

• 積分梳狀濾波器(CIC)設計免費下載

  資源簡介：積分梳狀濾波器(CIC)設計，已經通過驗證。

  標簽： CIC 積分 梳狀濾波器

  上傳時間： 2016-05-22

  上傳用戶：litianchu

• cpld/fpga積分梳狀濾波器(CIC)設計免費下載

  資源簡介：cpld/fpga積分梳狀濾波器(CIC)設計

  標簽： cpld fpga CIC 積分

  上傳時間： 2016-11-05

  上傳用戶：weiwolkt

• 積分梳狀濾波器(CIC)Verilog設計.rar免費下載

  資源簡介：積分梳狀濾波器(CIC)Verilog設計.rar

  標簽： Verilog CIC 積分

  上傳時間： 2014-02-25

  上傳用戶：mikesering

• 用c語言實現(xiàn)fft和iir濾波器的設計?？梢院蚼atlab中的函數(shù)fft,filter等效。免費下載

  資源簡介：用c語言實現(xiàn)fft和iir濾波器的設計?？梢院蚼atlab中的函數(shù)fft,filter等效。

  標簽： fft filter matlab iir

  上傳時間： 2015-03-30

  上傳用戶：鳳臨西北

• 精通Verilog HDL語言編程源碼之5--CIC積分梳狀濾波器設計免費下載

  資源簡介：精通Verilog HDL語言編程源碼之5--CIC積分梳狀濾波器設計

  標簽： Verilog HDL CIC 語言編程

  上傳時間： 2016-11-22

  上傳用戶：520

• 用Verilog語言實現(xiàn)的ARM7處理器的標準內核的源代碼程序,nnARM, 具有很好的參考價值免費下載

  資源簡介：用Verilog語言實現(xiàn)的ARM7處理器的標準內核的源代碼程序,nnARM, 具有很好的參考價值

  標簽： Verilog nnARM ARM7 語言

  上傳時間： 2015-05-10

  上傳用戶：wanghui2438

• 一個pci接口的硬件描述語言的實現(xiàn)源代碼,用Verilog語言實現(xiàn)免費下載

  資源簡介：一個pci接口的硬件描述語言的實現(xiàn)源代碼,用Verilog語言實現(xiàn)

  標簽： Verilog pci 接口 硬件描述語言

  上傳時間： 2015-08-10

  上傳用戶：zhichenglu

• 用Verilog語言實現(xiàn)信號發(fā)生器免費下載

  資源簡介：用Verilog語言實現(xiàn)信號發(fā)生器，包括AM，F(xiàn)M,PM，ASK,PSK,FSK調制。

  標簽： Verilog 語言 信號發(fā)生器

  上傳時間： 2013-12-09

  上傳用戶：獨孤求源

• 用Verilog語言實現(xiàn)的數(shù)據(jù)加密標準代碼,在QUARTUS5.1上仿真過免費下載

  資源簡介：用Verilog語言實現(xiàn)的數(shù)據(jù)加密標準代碼,在QUARTUS5.1上仿真過

  標簽： Verilog QUARTUS 5.1 語言

  上傳時間： 2014-09-08

  上傳用戶：mpquest

• 用Verilog語言實現(xiàn)DCT編解碼 附有DCT的說明免費下載

  資源簡介：用Verilog語言實現(xiàn)DCT編解碼 附有DCT的說明

  標簽： DCT Verilog 語言 編解碼

  上傳時間： 2013-11-26

  上傳用戶：change0329

• 用Verilog語言實現(xiàn)了一個8bit的超前進位加法器免費下載

  資源簡介：用Verilog語言實現(xiàn)了一個8bit的超前進位加法器，其中包括測試文件。

  標簽： Verilog 8bit 語言 加法器

  上傳時間： 2013-12-19

  上傳用戶：alan-ee

• 一個用Verilog語言實現(xiàn)的包含：鍵盤掃描免費下載

  資源簡介：一個用Verilog語言實現(xiàn)的包含：鍵盤掃描，led驅動、vga視頻輸出的例子。功能為用鍵盤控制一個方塊的顯示位置。需要有fpga板子支持。

  標簽： Verilog 語言 鍵盤掃描

  上傳時間： 2014-01-10

  上傳用戶：pompey

• 采用等精度測頻原理的頻率計的程序與仿真,用Verilog語言實現(xiàn),可以仿真綜合得到所想時序!免費下載

  資源簡介：采用等精度測頻原理的頻率計的程序與仿真,用Verilog語言實現(xiàn),可以仿真綜合得到所想時序!

  標簽： Verilog 仿真 等精度測頻 程序

  上傳時間： 2016-03-20

  上傳用戶：Altman

• 提出了一種改進的積分梳狀(CIC) 濾波器. 在改變傳統(tǒng)積分梳狀濾波器的延遲因子的 同時,將銳化(Sharpen) 技術和相位分解技術應用于此濾波器. 改進后的濾波器與傳統(tǒng)濾波器 相比,減少了信號免費下載

  資源簡介：提出了一種改進的積分梳狀(CIC) 濾波器. 在改變傳統(tǒng)積分梳狀濾波器的延遲因子的 同時,將銳化(Sharpen) 技術和相位分解技術應用于此濾波器. 改進后的濾波器與傳統(tǒng)濾波器 相比,減少了信號失真,降低了系統(tǒng)功率消耗. 仿真結果表明,改進后的濾波器在通帶范圍內的...

  標簽： Sharpen 濾波器 CIC 積分

  上傳時間： 2013-12-24

  上傳用戶：ynzfm

• 用Verilog語言實現(xiàn)了8BIT編碼器.免費下載

  資源簡介：用Verilog語言實現(xiàn)了8BIT編碼器.

  標簽： Verilog 8BIT 語言 編碼器

  上傳時間： 2016-07-15

  上傳用戶：lgnf

• 用Verilog語言實現(xiàn)了常用3-8譯碼器.免費下載

  資源簡介：用Verilog語言實現(xiàn)了常用3-8譯碼器.

  標簽： Verilog 語言 譯碼器

  上傳時間： 2014-01-19

  上傳用戶：xg262122

• 用Verilog語言實現(xiàn)了全加器,可綜合可仿真通過免費下載

  資源簡介：用Verilog語言實現(xiàn)了全加器,可綜合可仿真通過

  標簽： Verilog 語言 全加器 仿真

  上傳時間： 2013-12-25

  上傳用戶：love1314

• 用Verilog語言實現(xiàn)了J-K觸發(fā)器,可綜合可仿真通過免費下載

  資源簡介：用Verilog語言實現(xiàn)了J-K觸發(fā)器,可綜合可仿真通過

  標簽： Verilog J-K 語言 觸發(fā)器

  上傳時間： 2014-01-25

  上傳用戶：kelimu

• 基于tms320f2812dsp芯片的用c語言實現(xiàn)有限沖擊響應濾波器免費下載

  資源簡介：基于tms320f2812dsp芯片的用c語言實現(xiàn)有限沖擊響應濾波器

  標簽： f2812 2812 320f tms

  上傳時間： 2014-12-02

  上傳用戶：zhangliming420

• 基于tms320f2812dsp芯片的用c語言實現(xiàn)無限沖擊響應濾波器免費下載

  資源簡介：基于tms320f2812dsp芯片的用c語言實現(xiàn)無限沖擊響應濾波器

  標簽： f2812 2812 320f tms

  上傳時間： 2014-12-07

  上傳用戶：stella2015

• 這是一篇介紹用Verilog語言實現(xiàn)viterbi譯碼和rake接收機的文章免費下載

  資源簡介：這是一篇介紹用Verilog語言實現(xiàn)viterbi譯碼和rake接收機的文章，實用性很強的，在這里也感謝這篇文章的作著

  標簽： Verilog viterbi rake 語言

  上傳時間： 2016-09-19

  上傳用戶：yuchunhai1990

• 基于DDS原理的正弦信號發(fā)生器。用Verilog語言實現(xiàn)免費下載

  資源簡介：基于DDS原理的正弦信號發(fā)生器。用Verilog語言實現(xiàn)，功能強大。

  標簽： Verilog DDS 正弦信號發(fā)生器 語言

  上傳時間： 2014-01-13

  上傳用戶：鳳臨西北

• 這是用Verilog語言實現(xiàn)的1024點ff程序t免費下載

  資源簡介：這是用Verilog語言實現(xiàn)的1024點ff程序t

  標簽： Verilog 1024 語言 程序

  上傳時間： 2016-11-09

  上傳用戶：鳳臨西北

• 視頻解壓縮程序（用Verilog語言實現(xiàn)）免費下載

  資源簡介：視頻解壓縮程序（用Verilog語言實現(xiàn)）

  標簽： Verilog 視頻 程序 解壓

  上傳時間： 2013-12-23

  上傳用戶：lijianyu172

• 積分梳狀濾波器免費下載

  資源簡介：積分梳狀濾波器，CIC設計，三級CIC抽取器實例：CIC3_decimator.V module CIC3_decimator(clk, x_in, y_out)

  標簽： 積分 梳狀濾波器

  上傳時間： 2014-01-01

  上傳用戶：BIBI

• 關于積分梳狀濾波器的最原始最經典文章免費下載

  資源簡介：關于積分梳狀濾波器的最原始最經典文章，Hogenauer得意之作~

  標簽： 積分 梳狀濾波器

  上傳時間： 2017-08-01

  上傳用戶：520

• 用VHDL語言實現(xiàn)的基于FPGA的交換機設計免費下載

  資源簡介：用VHDL語言實現(xiàn)的基于FPGA的交換機設計

  標簽： VHDL FPGA 語言 交換機

  上傳時間： 2013-04-24

  上傳用戶：歸海惜雪

• 用C語言實現(xiàn)進程調度－操作系統(tǒng)課程設計設計思想： “最高優(yōu)先數(shù)優(yōu)先”調度算法的基本思想是把cpu分配給就緒隊列中優(yōu)先數(shù)最高的進程。采用動態(tài)優(yōu)先數(shù)免費下載

  資源簡介：用C語言實現(xiàn)進程調度－操作系統(tǒng)課程設計設計思想： “最高優(yōu)先數(shù)優(yōu)先”調度算法的基本思想是把cpu分配給就緒隊列中優(yōu)先數(shù)最高的進程。采用動態(tài)優(yōu)先數(shù)，即優(yōu)先數(shù)在創(chuàng)建進程時給定一個初始值，當進程獲得一次cpu后其優(yōu)先數(shù)就減少1。

  標簽： 優(yōu)先數(shù) cpu 進程 C語言

  上傳時間： 2013-12-31

  上傳用戶：huql11633