實現(xiàn)同步時采用鎖相環(huán)，鎖相環(huán)實現(xiàn)的原理，及源代碼，
資源簡介：實現(xiàn)同步時采用鎖相環(huán)，鎖相環(huán)實現(xiàn)的原理，及源代碼，
上傳時間： 2013-12-01
上傳用戶：cmc_68289287
資源簡介：發(fā)射部分采用鎖相環(huán)式頻率合成器技術(shù)， MC145152和MC12022芯片組成鎖相環(huán)，將載波頻率精確鎖定在35MHz，輸出載波的穩(wěn)定度達到4×10-5，準確度達到3×10-5，由變?nèi)荻O管V149和集成壓控振蕩器芯片MC1648實現(xiàn)對載波的調(diào)頻調(diào)制；末級功放選用三極管2SC1970，使其...
上傳時間： 2017-06-28
上傳用戶：qiaoyue
資源簡介：一個實現(xiàn)簡單的數(shù)字鎖相環(huán)Verilog代碼，本人借鑒網(wǎng)上現(xiàn)有的代碼后經(jīng)修改在Cyclone II上調(diào)通實現(xiàn)，里面有ModelSim仿真成功的波形圖
上傳時間： 2014-01-22
上傳用戶：003030
資源簡介：FPGA彈弓無線呼叫系統(tǒng)分發(fā)射和接收兩大部分。發(fā)射部分采用鎖相環(huán)式頻率合成器技術(shù)
上傳時間： 2016-05-29
上傳用戶：youmo81
資源簡介：本資源為2015全國電設(shè)E題報告——基于鎖相環(huán)的簡易頻譜儀內(nèi)含原理分析方案對比及原理圖，下面是本資源的部分內(nèi)容：本系統(tǒng)采用MSP430F5529為主控器件，采用鎖相環(huán)頻率合成芯片ADF4110、三階RC低通濾波器和壓控振蕩芯片MAX2606實現(xiàn)穩(wěn)定的本振源，產(chǎn)生本征頻率在...
上傳時間： 2022-07-05
上傳用戶：
資源簡介：現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費類電子和車用電子類等領(lǐng)域，但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質(zhì)量變的越...
上傳時間： 2013-06-10
上傳用戶：yd19890720
資源簡介：在過去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質(zhì)量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在，解決時鐘延時...
上傳時間： 2013-07-06
上傳用戶：LouieWu
資源簡介：采用4046實現(xiàn)的10m以下信號的鎖相環(huán) 電路圖。
上傳時間： 2013-12-18
上傳用戶：pkkkkp
資源簡介：在VHDL下實現(xiàn)鎖相環(huán)的源碼和說明文檔.通常用于分頻或倍頻時進行相位鎖定.
上傳時間： 2013-12-07
上傳用戶：hzy5825468
資源簡介：介紹了一種采用N 先于M 環(huán)路濾波器的全數(shù)字鎖相環(huán)的設(shè)計實現(xiàn)。這種全數(shù)字鎖 相環(huán)采用了N 先于M 環(huán)路濾波器，可以達到濾除噪聲干擾的目的。文中講述了這種全數(shù)字鎖相環(huán)的結(jié)構(gòu)和工作原理，提出了各單元電路的設(shè)計和實現(xiàn)方法，并給出了關(guān)鍵部件的VHDI 代碼，最...
上傳時間： 2017-08-18
上傳用戶：love_stanford
資源簡介：研究了一種利用corid 算法的矢量及旋轉(zhuǎn)模式對載波同步中相位偏移進行估計并校正的方法.設(shè)計并實現(xiàn)了基于corid 算法的數(shù)字鎖相環(huán).通過仿真驗證了設(shè)計的有效性和高效性.
上傳時間： 2013-11-21
上傳用戶：吾學吾舞
資源簡介：數(shù)字鎖相環(huán)實現(xiàn)源碼，有很大的參考價值。 由 鑒相器 模K加減計數(shù)器 脈沖加減電路 同步建立偵察電路 模N分頻器 構(gòu)成.
上傳時間： 2014-01-04
上傳用戶：zq70996813
資源簡介：基于LabVIEWFPGA的三相鎖相環(huán)設(shè)計與實現(xiàn)摘要：針對傳統(tǒng) ＦＰＧＡ 模式開發(fā)的鎖相環(huán)在實時人機交互方面的不足，設(shè) 計 了 基 于 ＬａｂＶＩＥＷ ＦＰＧＡ 技術(shù)的三相鎖相環(huán)；方 案 以 ｓｂＲＩＯ－９６３１模塊為硬件平臺，利用 ＬａｂＶＩＥＷ 編程控制 ＦＰ...
上傳時間： 2022-02-18
上傳用戶：XuVshu
資源簡介：用一片CPLD實現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語言
上傳時間： 2013-05-27
上傳用戶：hewenzhi
資源簡介：基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時間： 2013-08-07
上傳用戶：2467478207
資源簡介：DSP 實現(xiàn)軟件鎖相環(huán)
上傳時間： 2013-11-05
上傳用戶：cazjing
資源簡介：全數(shù)字鎖相環(huán)ＶＨＤＬ描述并實現(xiàn)功能仿真，另附有圖形說明
上傳時間： 2014-01-13
上傳用戶：shawvi
資源簡介：使用VHDL實現(xiàn)鎖相環(huán),是個學習VHDL的好例子,與眾分享
上傳時間： 2015-07-15
上傳用戶：wab1981
資源簡介：用一階鎖相環(huán)實現(xiàn)的FM解調(diào)器.用ELANIX公司的SYSTEMVIEW運行調(diào)試.
上傳時間： 2015-07-18
上傳用戶：270189020
資源簡介：技術(shù)文章《自采樣比例積分控制全數(shù)字鎖相環(huán)的性能分析和實現(xiàn)》有一定參考價值
上傳時間： 2015-08-21
上傳用戶：silenthink
資源簡介：介紹了鎖相環(huán)PLL的實現(xiàn)原理，可以為VHDL實現(xiàn)PLL提供參考。
上傳時間： 2013-12-26
上傳用戶：shinesyh
資源簡介：用一片CPLD實現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語言.
上傳時間： 2013-12-15
上傳用戶：dsgkjgkjg
資源簡介：用一片CPLD實現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語言.
上傳時間： 2013-12-24
上傳用戶：l254587896
資源簡介：用一片CPLD實現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語言.
上傳時間： 2014-01-07
上傳用戶：金宜
資源簡介：為了測量 DVD的Jitter ,需要知道刻錄時鐘。針對 DVD 特殊的數(shù)據(jù)格式 NRZI,提出一個專用的時鐘恢復(fù)系 統(tǒng) ,用于從讀出的 RF信號中恢復(fù)寫時鐘。這個系統(tǒng)采用基于鎖相環(huán)的雙環(huán)結(jié)構(gòu)。介紹系統(tǒng)結(jié)構(gòu)、各個模塊的構(gòu)成原理、數(shù) 學模型 ,并結(jié)合 Simulink 給出仿真結(jié)果...
上傳時間： 2015-10-13
上傳用戶：1079836864
資源簡介：智能全數(shù)字鎖相環(huán)的設(shè)計用VHDL語言在CPLD上實現(xiàn)串行通信
上傳時間： 2014-01-08
上傳用戶：weiwolkt
資源簡介：介紹了如何使用數(shù)字鎖相環(huán),如何用VHDL實現(xiàn)數(shù)字鎖相環(huán)
上傳時間： 2013-12-29
上傳用戶：huql11633
資源簡介：基于MC145159的PLL頻率合成器設(shè)計與實現(xiàn) 介紹了鎖相環(huán)路頻率合成器的基本原理,分析了集成鎖相環(huán)芯片M C 145159的工作特性,給出了集成鎖相環(huán)芯片M C 145159的一個應(yīng)用實例,為高頻頻率合成器的設(shè)計提供了一個較好的思路.測試結(jié)果證明了設(shè)計的合理性與實用性,系...
上傳時間： 2014-01-17
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：介紹了一寬帶的數(shù)字鎖相環(huán)的實現(xiàn)方法，歡迎大家踴躍下載
上傳時間： 2015-11-25
上傳用戶：咔樂塢
資源簡介：c8051f120實現(xiàn)鎖相環(huán)程序供你參考
上傳時間： 2014-12-08
上傳用戶：1427796291
