先進(jìn)先出緩存器的verilog設(shè)計(jì)與實(shí)現(xiàn)
資源簡介：先進(jìn)先出緩存器的verilog設(shè)計(jì)與實(shí)現(xiàn)
上傳時間： 2017-02-25
上傳用戶：com1com2
資源簡介：異步FIFO控制器的verilog設(shè)計(jì)與實(shí)現(xiàn)
上傳時間： 2014-01-22
上傳用戶：exxxds
資源簡介：數(shù)控震蕩器的FPGA設(shè)計(jì)與實(shí)現(xiàn)，內(nèi)容詳細(xì)
上傳時間： 2014-11-23
上傳用戶：R50974
資源簡介：這是一個先進(jìn)先出FIFO存儲器的設(shè)計(jì)源碼
上傳時間： 2016-10-06
上傳用戶：libinxny
資源簡介：這個是對先進(jìn)先出隊(duì)列FIFO的理解,希望能幫到大家,
上傳時間： 2017-06-28
上傳用戶：小眼睛LSL
資源簡介：一種擴(kuò)頻通信調(diào)制器的FPGA 設(shè)計(jì)與仿真
上傳時間： 2013-08-10
上傳用戶：hui626493
資源簡介：AVS運(yùn)動補(bǔ)償電路的VLSI設(shè)計(jì)與實(shí)現(xiàn) 提出了一種基于AVS標(biāo)準(zhǔn)的高效的運(yùn)動補(bǔ)償電路硬件結(jié)構(gòu)，該設(shè)計(jì)采用了8 X 8塊級流 水線操作，運(yùn)動矢量歸一化處理和插值濾波器組保證了流水線的高效運(yùn)行以及硬件資源的最優(yōu) 利用。采用verilog語言完成了VLSI設(shè)計(jì)，并通過EDA...
上傳時間： 2013-11-27
上傳用戶：Altman
資源簡介： 描述了一個8 通道壓頻轉(zhuǎn)換( ) 數(shù)據(jù)采集器的硬件設(shè)計(jì)和實(shí)現(xiàn)過程. 該數(shù)據(jù)采集 V FC 程序 原理
上傳時間： 2013-12-30
上傳用戶：yxgi5
資源簡介：一種擴(kuò)頻通信調(diào)制器的FPGA 設(shè)計(jì)與仿真
上傳時間： 2014-01-06
上傳用戶：1427796291
資源簡介：·摘要：? 針對DSP芯片TS201的LINK口互連在高速數(shù)據(jù)通信中存在數(shù)據(jù)錯誤、突發(fā)數(shù)據(jù)塊傳輸不穩(wěn)定等缺點(diǎn),在分析其通信協(xié)議的基礎(chǔ)上,并結(jié)合實(shí)際應(yīng)用,提出了設(shè)計(jì)LINK口通信的關(guān)鍵要求,給出設(shè)計(jì)的要點(diǎn),設(shè)計(jì)與實(shí)現(xiàn)了TS201的LINK 121互連以及FPGA(Xilinx公司的XC4VFX...
上傳時間： 2013-06-08
上傳用戶：417313137
資源簡介：隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問世，可以滿足不同場景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來越多地受到業(yè)界的關(guān)注...
上傳時間： 2013-07-20
上傳用戶：rishian
資源簡介：隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問世，可以滿足不同場景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來越多地受到業(yè)界的關(guān)注...
上傳時間： 2013-04-24
上傳用戶：18752787361
資源簡介：基_2FFT算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)，適合做fpga的工程技術(shù)人員參考及設(shè)計(jì)
上傳時間： 2013-08-12
上傳用戶：清山綠水
資源簡介：針對Bayes網(wǎng)絡(luò)中有關(guān)因果推理的方法設(shè)計(jì)與實(shí)現(xiàn)
上傳時間： 2013-12-11
上傳用戶：lingzhichao
資源簡介：有關(guān)自動組卷的文章.試題庫自動組卷系統(tǒng)的算法設(shè)計(jì)與實(shí)現(xiàn).
上傳時間： 2013-12-19
上傳用戶：teddysha
資源簡介：多種數(shù)字信號處理算法基于DSP實(shí)現(xiàn)的C設(shè)計(jì)與實(shí)現(xiàn) 如數(shù)字濾波器,數(shù)字圖象處理,傅立葉變換等
上傳時間： 2014-12-21
上傳用戶：l254587896
資源簡介：ADS1241的接口設(shè)計(jì)與實(shí)現(xiàn)程序源代碼
上傳時間： 2013-12-19
上傳用戶：Divine
資源簡介：MSK通信系統(tǒng)的SystemView設(shè)計(jì)與實(shí)現(xiàn)，對MSK的調(diào)制和解調(diào)進(jìn)行詳細(xì)地介紹，并對仿真做出設(shè)計(jì)方案，并實(shí)現(xiàn)仿真.
上傳時間： 2016-07-02
上傳用戶：lps11188
資源簡介：ARM與PDA比較詳細(xì)的資料包括： 基于SmartArm2200的PDA演示系統(tǒng) 基于ARM的PDA軟硬件平臺設(shè)計(jì) 基于ARM的PDA設(shè)計(jì)與實(shí)現(xiàn) 嵌入式Linux下彩色LCD驅(qū)動的設(shè)計(jì)與實(shí)現(xiàn) 嵌入式系統(tǒng)在軍用PDA中的設(shè)計(jì)與實(shí)現(xiàn).doc 一種基于ARM微處理器的電視機(jī)頂盒的設(shè)計(jì)
上傳時間： 2013-12-15
上傳用戶：離殤
資源簡介：交通燈控制系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)，紅燈亮55s，黃燈亮5s，綠燈亮50s
上傳時間： 2016-09-02
上傳用戶：王慶才
資源簡介：步進(jìn)電機(jī)位置控制系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。
上傳時間： 2016-09-02
上傳用戶：xhz1993
資源簡介：JSP實(shí)現(xiàn)圖書管理系統(tǒng)簡單功能的具體設(shè)計(jì)與實(shí)現(xiàn)
上傳時間： 2017-01-26
上傳用戶：Thuan
資源簡介：ADS1241的接口設(shè)計(jì)與實(shí)現(xiàn)基于MSP430
上傳時間： 2017-03-12
上傳用戶：
資源簡介：公文管理系統(tǒng)的而設(shè)計(jì)與實(shí)現(xiàn)論文部分（基于VB的）
上傳時間： 2013-12-22
上傳用戶：Shaikh
資源簡介：基于AT91RM9200的BootLoader設(shè)計(jì)與實(shí)現(xiàn) ，依賴于CPU體系結(jié)構(gòu)的代碼，比如設(shè)備初始化、開關(guān)中斷、初始化時鐘等，通常都放在stage 1中，而且都用匯編來實(shí)現(xiàn)，以達(dá)到短小精悍的目的。而stage 2通常用C語言來實(shí)現(xiàn)，這樣可以實(shí)現(xiàn)較復(fù)雜的功能，而且代碼有較好的可...
上傳時間： 2014-01-11
上傳用戶：zhangliming420
資源簡介：基于RealTimeW的汽車ABS的軟件設(shè)計(jì)與實(shí)現(xiàn).是一篇論文，可參考
上傳時間： 2017-06-05
上傳用戶：lizhizheng88
資源簡介：基_2FFT算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)，適合做fpga的工程技術(shù)人員參考及設(shè)計(jì)
上傳時間： 2017-06-20
上傳用戶：zhuyibin
資源簡介：該文檔為根據(jù)FPGA的電子表設(shè)計(jì)與實(shí)現(xiàn)講解資料，講解的還不錯，感興趣的可以下載看看…………………………
上傳時間： 2021-10-31
上傳用戶：xsr1983
資源簡介：該文檔為CRC的FPGA設(shè)計(jì)與實(shí)現(xiàn)講解資料，講解的還不錯，感興趣的可以下載看看…………………………
上傳時間： 2021-11-04
上傳用戶：
資源簡介：該文檔為基于FPGA的秒表設(shè)計(jì)與實(shí)現(xiàn)講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-11-20
上傳用戶：kent
