多功能數(shù)字鐘，具有鬧鐘功能。可以預知時間
資源簡介：本文利用Verilog HDL 語言自頂向下的設計方法設計多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點，并通過Altera QuartusⅡ 4.1 和ModelSim
上傳時間： 2013-07-21
上傳用戶：ve3344
資源簡介：基于FPGA的多功能數(shù)字鐘的設計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
上傳時間： 2013-08-18
上傳用戶：問題問題
資源簡介：多功能數(shù)字鐘的VHDL設計
上傳時間： 2013-10-29
上傳用戶：swz13842860183
資源簡介：多功能數(shù)字鐘， 自從它發(fā)明的那天起，就成為人類的朋友，但隨著時間的推移，人們對它的功能又提出了新的要求，怎樣讓時鐘更好的為人民服務，怎樣讓我們的老朋友煥發(fā)青春呢？這就要求人們不斷設計出新型時鐘。本方案設計的多功能電子鐘除了傳統(tǒng)的顯示時間功能...
上傳時間： 2014-12-28
上傳用戶：elinuxzj
資源簡介：用FPGA設計多功能數(shù)字鐘
上傳時間： 2013-11-16
上傳用戶：1234567890qqq
資源簡介：用FPGA設計多功能數(shù)字鐘
上傳時間： 2013-10-27
上傳用戶：ommshaggar
資源簡介：本文利用Verilog HDL 語言自頂向下的設計方法設計多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應用于實際的數(shù)字鐘顯示中...
上傳時間： 2013-11-10
上傳用戶：hz07104032
資源簡介：用verilog編寫的多功能數(shù)字鐘
上傳時間： 2015-02-25
上傳用戶：王者A
資源簡介：此文件是本人設計的一個多功能數(shù)字鐘的詳細資料,現(xiàn)供大家參考.
上傳時間： 2013-12-12
上傳用戶：123啊
資源簡介：這是用單片機實現(xiàn)的多功能數(shù)字鐘,通過8255擴展端口,AD0809將模擬信號轉換成數(shù)字信號進行處理,可以比較精確的測出電壓值.
上傳時間： 2014-12-20
上傳用戶：gmh1314
資源簡介：基于51單片機的多功能數(shù)字鐘。時間，年月日，多組鬧鐘，議程。且外接24C04的EEPROM后可保存設置。蜂鳴器由I/O口接三極管放大后驅(qū)動。
上傳時間： 2013-12-29
上傳用戶：dengzb84
資源簡介：EWB做的多功能數(shù)字鐘 由振蕩器輸出穩(wěn)定的高頻脈沖信號作為時間基準，經(jīng)分頻器輸出標準的秒脈沖，秒計數(shù)器滿60向分計數(shù)器進位，分計數(shù)器滿60向小時計數(shù)器進位，小時計數(shù)器按“12翻1”規(guī)律計數(shù)，計數(shù)器經(jīng)譯碼器送到顯示器；計數(shù)出現(xiàn)誤差可用校時電路進行校時...
上傳時間： 2015-08-06
上傳用戶：zhangyi99104144
資源簡介：單片機MSC51設計的5個源程序：1、數(shù)據(jù)排序2、多功能數(shù)字鐘設計3、P1口循環(huán)亮燈設計4、脈沖計數(shù)器5、8250芯片串口擴展。另附程序詳細介紹。
上傳時間： 2014-11-10
上傳用戶：xiaodu1124
資源簡介：多功能數(shù)字鐘電路設計 掌握數(shù)字電路系統(tǒng)的設計方法、裝調(diào)技術及數(shù)字鐘的功能擴展電路的設計
上傳時間： 2015-08-23
上傳用戶：colinal
資源簡介：《多功能數(shù)字鐘》，絕對好用的EDA程序，已經(jīng)通過測試
上傳時間： 2015-10-25
上傳用戶：z754970244
資源簡介：多功能數(shù)字鐘設計 一、設計任務： （一）主體功能 用HDL設計一個多功能數(shù)字鐘，包含以下主要功能： 1.計時及校時，時間可以24小時制或12小時制顯示 2.日歷：顯示年月日星期，及設定設定功能 3.跑表：啟動/停止/保持顯示/清除 4.鬧鐘：設定鬧鐘時間，整...
上傳時間： 2013-12-31
上傳用戶：songrui
資源簡介：本程序可以實現(xiàn)多功能數(shù)字鐘,非常實用,供大家參考
上傳時間： 2015-11-27
上傳用戶：xzt
資源簡介：用vhdl語言實現(xiàn)多功能數(shù)字鐘的設計 這是學習VHDL語言的經(jīng)典例子
上傳時間： 2014-12-20
上傳用戶：chongcongying
資源簡介：基于Verilog HDL設計的多功能數(shù)字鐘，有興趣的
上傳時間： 2013-11-26
上傳用戶：宋桃子
資源簡介：基于FPGA的多功能數(shù)字鐘Verilog設計2007-06-17 21:06基本功能： 1．具有時、分、秒計數(shù)顯示功能（6位數(shù)碼管構成），以24小時循環(huán)為計時基準。 2. 具有調(diào)節(jié)小時、分鐘的功能。 3．具有整點報時功能，整點報時的同時數(shù)碼管顯示閃爍提示。
上傳時間： 2016-03-10
上傳用戶：cc1915
資源簡介：【設計題目】 多功能數(shù)字鐘的設計 【設計目的】 1掌握數(shù)字系統(tǒng)的分析和設計方法 2能夠熟練的、合理的選用集成電路器件 3熟悉EWB軟件的使用。 【設計指標及要求】 設計一個多功能數(shù)字鐘，以一晝夜24小時為一個計數(shù)周期。準確計時，具有“時”“分”“...
上傳時間： 2014-12-08
上傳用戶：亞亞娟娟123
資源簡介：采用Verilog HDL語言編寫的多功能數(shù)字鐘，包括四個功能：時間顯示與設置、秒表、鬧鐘、日期顯示與設置，源代碼對FPGA和CPLD學習者價值很高，
上傳時間： 2016-03-21
上傳用戶：270189020
資源簡介：本論文詳細介紹了多功能數(shù)字鐘的設計，使讀者快速了解。
上傳時間： 2013-12-12
上傳用戶：爺?shù)臍赓|(zhì)
資源簡介：多功能數(shù)字鐘的設計。要求：使用單片機實現(xiàn)智能數(shù)字鐘，應該具有以下功能： 1，能動態(tài)顯示年月日、時分秒（用LCD液晶顯示），誤差小于±10％； 2，具有鬧鐘功能； 3，重要事件提醒功能； 4，液晶顯示具有反顯選擇功能。 摘 要 多功能數(shù)字鐘在電子產(chǎn)品...
上傳時間： 2014-01-05
上傳用戶：frank1234
資源簡介：單片機多功能數(shù)字鐘系統(tǒng)論文 希望大家能學習到東西
上傳時間： 2016-06-28
上傳用戶：xuanchangri
資源簡介：多功能數(shù)字鐘，具有鬧鐘功能。可以預知時間
上傳時間： 2016-07-06
上傳用戶：qwe1234
資源簡介：基于FPGA的多功能數(shù)字鐘的設計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
上傳時間： 2016-09-06
上傳用戶：1583060504
資源簡介：設計一個多功能數(shù)字鐘，以一晝夜24小時為一個計數(shù)周期。準確計時，具有“時”“分”“秒”數(shù)字顯示。整點能自動打點、報時。要求報時聲響四低一高，最后一響為整點。具有校時功能。要求電路主要采用中小規(guī)模CMOS集成電路。要求電路盡量簡化，并選用同類型的器...
上傳時間： 2013-12-29
上傳用戶：tfyt
資源簡介：多功能數(shù)字鐘的設計，以模擬電路為理論基礎，以555芯片為主要功能處理器件，配合外圍電路，構成簡單實用的多功能數(shù)字鐘。
上傳時間： 2016-10-20
上傳用戶：gxf2016
資源簡介：多功能數(shù)字鐘的設計，利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器
上傳時間： 2013-12-29
上傳用戶：lunshaomo
