相 關(guān) 資 源

• 實(shí)現(xiàn)四位加法器的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：實(shí)現(xiàn)四位加法器的VHDL代碼，里面含有全加器的代碼

  標(biāo)簽： VHDL 加法器 代碼

  上傳時(shí)間： 2013-12-22

  上傳用戶：stvnash

• 這個(gè)是帶先行進(jìn)位的加法器的VHDL代碼,比較復(fù)雜,僅僅供大家參考.免費(fèi)下載

  資源簡(jiǎn)介：這個(gè)是帶先行進(jìn)位的加法器的VHDL代碼,比較復(fù)雜,僅僅供大家參考.

  標(biāo)簽： VHDL 進(jìn)位 加法器 代碼

  上傳時(shí)間： 2014-01-03

  上傳用戶：klin3139

• 四位除法器的VHDL源程序免費(fèi)下載

  資源簡(jiǎn)介：四位除法器的VHDL源程序

  標(biāo)簽： VHDL 除法器 源程序

  上傳時(shí)間： 2015-03-02

  上傳用戶：yuanyuan123

• 四位乘法器的VHDL源程序免費(fèi)下載

  資源簡(jiǎn)介：四位乘法器的VHDL源程序

  標(biāo)簽： VHDL 乘法器 源程序

  上傳時(shí)間： 2013-12-04

  上傳用戶：kristycreasy

• 8位加法器的原代碼,主要內(nèi)容下載看了就知道免費(fèi)下載

  資源簡(jiǎn)介：8位加法器的原代碼,主要內(nèi)容下載看了就知道

  標(biāo)簽： 8位 加法器 代碼

  上傳時(shí)間： 2013-12-16

  上傳用戶：思琦琦

• 加法器的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：加法器的VHDL代碼，可以在很多地方直接應(yīng)用

  標(biāo)簽： VHDL 加法器 代碼

  上傳時(shí)間： 2013-12-31

  上傳用戶：戀天使569

• 實(shí)現(xiàn)一位加法器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：實(shí)現(xiàn)一位加法器的設(shè)計(jì)，假設(shè)輸入?yún)?shù)為A,B，則輸出為A,B的和

  標(biāo)簽： 加法器

  上傳時(shí)間： 2017-01-02

  上傳用戶：baiom

• 這是用VHDL編寫的四位加法器免費(fèi)下載

  資源簡(jiǎn)介：這是用VHDL編寫的四位加法器，請(qǐng)多指教

  標(biāo)簽： VHDL 編寫 加法器

  上傳時(shí)間： 2013-12-12

  上傳用戶：yepeng139

• 2級(jí)流水線實(shí)現(xiàn)的8位全加器的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：2級(jí)流水線實(shí)現(xiàn)的8位全加器的VHDL代碼，適用于altera系列的FPGA/CPLD

  標(biāo)簽： VHDL 流水線 8位 全加器

  上傳時(shí)間： 2014-06-15

  上傳用戶：zhanditian

• 超前進(jìn)位加法器得VHDL實(shí)現(xiàn)小點(diǎn)資料代碼免費(fèi)下載

  資源簡(jiǎn)介：超前進(jìn)位加法器得VHDL實(shí)現(xiàn)小點(diǎn)資料代碼

  標(biāo)簽： VHDL 進(jìn)位 加法器 代碼

  上傳時(shí)間： 2016-02-06

  上傳用戶：gaojiao1999

• 基于選擇進(jìn)位32位加法器的硬件電路實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：為了縮短加法電路運(yùn)行時(shí)間，提高FPGA運(yùn)行效率，利用選擇進(jìn)位算法和差額分組算法用硬件電路實(shí)現(xiàn)32位加法器，差額分組中的加法單元是利用一種改進(jìn)的超前進(jìn)位算法實(shí)現(xiàn)，選擇進(jìn)位算法可使不同的分組單元并行運(yùn)算，利用低位的運(yùn)算結(jié)果選擇高位的進(jìn)位為1或者進(jìn)位為...

  標(biāo)簽： 進(jìn)位 加法器 硬件 電路實(shí)現(xiàn)

  上傳時(shí)間： 2013-12-19

  上傳用戶：jshailingzzh

• Ripple Adder: 16-bit 全加,半加及ripple adder的設(shè)計(jì)及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進(jìn)位加法器的設(shè)計(jì)方免費(fèi)下載

  資源簡(jiǎn)介：Ripple Adder: 16-bit 全加,半加及ripple adder的設(shè)計(jì)及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進(jìn)位加法器的設(shè)計(jì)方案及VHDL程序 Carry Select Adder:16 Bits 進(jìn)位選擇加法器的設(shè)計(jì)方案及VHDL程序

  標(biāo)簽： Adder Ripple ripple Carry

  上傳時(shí)間： 2015-05-13

  上傳用戶：我們的船長(zhǎng)

• AVR單片機(jī)atmega16的定時(shí)計(jì)數(shù)器T0實(shí)現(xiàn)四位加減計(jì)數(shù)器免費(fèi)下載

  資源簡(jiǎn)介：AVR單片機(jī)atmega16的定時(shí)計(jì)數(shù)器T0實(shí)現(xiàn)四位加減計(jì)數(shù)器，led并行顯示

  標(biāo)簽： atmega AVR 16 單片機(jī)

  上傳時(shí)間： 2015-08-12

  上傳用戶：R50974

• 16位加法器的流水線計(jì)算,verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：16位加法器的流水線計(jì)算,verilog代碼，用于FPGA平臺(tái)。

  標(biāo)簽： verilog 加法器 代碼 流水線

  上傳時(shí)間： 2013-12-18

  上傳用戶：維子哥哥

• 一個(gè)超前進(jìn)位加法器的Verilog實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)超前進(jìn)位加法器的Verilog實(shí)現(xiàn)，內(nèi)含測(cè)試文件，可以綜合，非常有參考價(jià)值

  標(biāo)簽： Verilog 進(jìn)位 加法器

  上傳時(shí)間： 2014-01-04

  上傳用戶：stella2015

• 8位加法器的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：8位加法器的實(shí)現(xiàn)，非流水線結(jié)構(gòu)，很不錯(cuò)。我測(cè)試過(guò)，效率比較高

  標(biāo)簽： 8位 加法器

  上傳時(shí)間： 2016-04-25

  上傳用戶：bcjtao

• 8位加法器的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：8位加法器的實(shí)現(xiàn)，仿真通過(guò)，并且包括仿真文件，在quartusii7.1下調(diào)試通過(guò)

  標(biāo)簽： 8位 加法器

  上傳時(shí)間： 2016-06-30

  上傳用戶：xuan‘nian

• 這是一個(gè)利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真圖的 請(qǐng)叫站長(zhǎng)聯(lián)系我免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真圖的 請(qǐng)叫站長(zhǎng)聯(lián)系我

  標(biāo)簽： PULL VHDL MAX 除法器

  上傳時(shí)間： 2016-07-30

  上傳用戶：1159797854

• 這兩個(gè)分別是8位乘法器的VHDL語(yǔ)言的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：這兩個(gè)分別是8位乘法器的VHDL語(yǔ)言的實(shí)現(xiàn)，并經(jīng)過(guò)個(gè)人用QUARTUS的驗(yàn)證，另外一個(gè)是奔騰處理器的設(shè)計(jì)思想

  標(biāo)簽： VHDL 分 8位 乘法器

  上傳時(shí)間： 2016-12-26

  上傳用戶：kr770906

• 用VHDL實(shí)現(xiàn)四位乘法器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL實(shí)現(xiàn)四位乘法器，不直接用乘法實(shí)現(xiàn)，一來(lái)節(jié)省資源，二來(lái)可提高速度！

  標(biāo)簽： VHDL 乘法器

  上傳時(shí)間： 2017-01-02

  上傳用戶：athjac

• 基于CPLD/FPGA的十六位乘法器的VHDL實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于CPLD/FPGA的十六位乘法器的VHDL實(shí)現(xiàn)

  標(biāo)簽： CPLD FPGA VHDL 十六位

  上傳時(shí)間： 2013-12-16

  上傳用戶：qq1604324866

• 最高8位帶符號(hào)的加法器的核心代碼在masm上調(diào)試通過(guò)。免費(fèi)下載

  資源簡(jiǎn)介：最高8位帶符號(hào)的加法器的核心代碼在masm上調(diào)試通過(guò)。

  標(biāo)簽： masm 8位 符號(hào) 加法器

  上傳時(shí)間： 2017-02-21

  上傳用戶：BOBOniu

• 高達(dá)16位加法器的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：高達(dá)16位加法器的實(shí)現(xiàn)，工作環(huán)境在ISE，modesim，該例程較為詳細(xì)！

  標(biāo)簽： 高達(dá) 加法器

  上傳時(shí)間： 2014-06-19

  上傳用戶：小寶愛(ài)考拉

• 有關(guān)于加法器的VHDL編程免費(fèi)下載

  資源簡(jiǎn)介：有關(guān)于加法器的VHDL編程，是用賽靈思的fpga實(shí)現(xiàn)的，可以在賽靈思網(wǎng)站上找到更具體的說(shuō)明

  標(biāo)簽： VHDL 加法器 編程

  上傳時(shí)間： 2013-12-21

  上傳用戶：Altman

• 四位加法器免費(fèi)下載

  資源簡(jiǎn)介：四位加法器，用OrCAD完成，可用于八位乃至十六位加法器的設(shè)計(jì)原型

  標(biāo)簽： 加法器

  上傳時(shí)間： 2015-09-07

  上傳用戶：jcljkh

• 通過(guò)四位乘法器的實(shí)例詳細(xì)介紹了用ＶＨＤＬ語(yǔ)言設(shè)計(jì)數(shù)字系統(tǒng)的流程和方法免費(fèi)下載

  資源簡(jiǎn)介：通過(guò)四位乘法器的實(shí)例詳細(xì)介紹了用ＶＨＤＬ語(yǔ)言設(shè)計(jì)數(shù)字系統(tǒng)的流程和方法，通過(guò)仿真實(shí)現(xiàn)預(yù)定目的．

  標(biāo)簽： 乘法器 詳細(xì)介紹 數(shù)字系統(tǒng) 流程

  上傳時(shí)間： 2016-02-16

  上傳用戶：古谷仁美

• 超前進(jìn)位加法器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：超前進(jìn)位加法器的設(shè)計(jì)

  標(biāo)簽： 進(jìn)位 加法器

  上傳時(shí)間： 2013-10-19

  上傳用戶：shen_dafa

• 11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。免費(fèi)下載

  資源簡(jiǎn)介：11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。

  標(biāo)簽： Verilog HDL 11 13

  上傳時(shí)間： 2013-12-28

  上傳用戶：ouyangtongze

• 一個(gè)8位RiSC單片機(jī)的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)8位RiSC單片機(jī)的VHDL代碼， 具有很好的參考價(jià)值。

  標(biāo)簽： RiSC VHDL 8位 單片機(jī)

  上傳時(shí)間： 2014-12-20

  上傳用戶：VRMMO

• 超前進(jìn)位加法器的例子,包括源碼和測(cè)試文件,壓縮包,無(wú)密碼.免費(fèi)下載

  資源簡(jiǎn)介：超前進(jìn)位加法器的例子,包括源碼和測(cè)試文件,壓縮包,無(wú)密碼.

  標(biāo)簽： 進(jìn)位 加法器 源碼 測(cè)試

  上傳時(shí)間： 2015-06-12

  上傳用戶：希醬大魔王