?? 加法器技術(shù)資料

?? 資源總數(shù)：4982
?? 源代碼：19210
加法器是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入，和數(shù)與進(jìn)位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進(jìn)位數(shù)為輸入，而和數(shù)與進(jìn)位為輸出則為全加器。常用作計算機(jī)算術(shù)邏輯部件，執(zhí)行邏輯操作、移位與指令調(diào)用。在電子學(xué)中，加法器是一種數(shù)位電路，其可進(jìn)行數(shù)字的加法計算。三碼，主要的加法器是以二進(jìn)制作運(yùn)算。由于負(fù)數(shù)可用二的補(bǔ)數(shù)來表示，所以加減器也就不那么必要。

?? 加法器熱門資料

查看全部4982個資源 ?

浮點運(yùn)算器的核心運(yùn)算部件是浮點加法器，它是實現(xiàn)浮點指令各種運(yùn)算的基礎(chǔ)，其設(shè)計優(yōu)化對于提高浮點運(yùn)算的速度和精度相當(dāng)關(guān)鍵。文章從浮點加法器算法和電路實現(xiàn)的角度給出設(shè)計方法，通過VHDL語言在QuartusII中進(jìn)行設(shè)計和驗證，此加法器通過狀態(tài)機(jī)控制運(yùn)算，有效地降低了功耗，提高了速度，改善了性能。 ...

?? ?? xauthu

為了縮短加法電路運(yùn)行時間，提高FPGA運(yùn)行效率，利用選擇進(jìn)位算法和差額分組算法用硬件電路實現(xiàn)32位加法器，差額分組中的加法單元是利用一種改進(jìn)的超前進(jìn)位算法實現(xiàn)，選擇進(jìn)位算法可使不同的分組單元并行運(yùn)算，利用低位的運(yùn)算結(jié)果選擇高位的進(jìn)位為1或者進(jìn)位為零的運(yùn)算結(jié)果，節(jié)省了進(jìn)位選擇等待的時間，最后利用XIL...

?? ?? jshailingzzh

?? 加法器源代碼

查看更多 ?
?? 加法器資料分類