相 關 資 源

• 超前進位加法器得VHDL實現小點資料代碼免費下載

  資源簡介：超前進位加法器得VHDL實現小點資料代碼

  標簽： VHDL 進位 加法器 代碼

  上傳時間： 2016-02-06

  上傳用戶：gaojiao1999

• 一個超前進位加法器的Verilog實現免費下載

  資源簡介：一個超前進位加法器的Verilog實現，內含測試文件，可以綜合，非常有參考價值

  標簽： Verilog 進位 加法器

  上傳時間： 2014-01-04

  上傳用戶：stella2015

• VHDL實現的超前進位加法器免費下載

  資源簡介：VHDL實現的超前進位加法器

  標簽： VHDL 進位 加法器

  上傳時間： 2015-03-04

  上傳用戶：leehom61

• 運用VHDL語言實現四位超前進位加法器。免費下載

  資源簡介：運用VHDL語言實現四位超前進位加法器。

  標簽： VHDL 語言 加法器 進位

  上傳時間： 2017-07-18

  上傳用戶：66666

• 本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.免費下載

  資源簡介：本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.

  標簽： verilog 加法器 HDL 進位

  上傳時間： 2013-12-17

  上傳用戶：ynwbosss

• 用Verilog語言實現了一個8bit的超前進位加法器免費下載

  資源簡介：用Verilog語言實現了一個8bit的超前進位加法器，其中包括測試文件。

  標簽： Verilog 8bit 語言 加法器

  上傳時間： 2013-12-19

  上傳用戶：alan-ee

• 兩個4bit超前進位加法器實現8bit加法器免費下載

  資源簡介：兩個4bit超前進位加法器實現8bit加法器

  標簽： 4bit 8bit 加法器 進位

  上傳時間： 2016-06-20

  上傳用戶：zhaiye

• 超前進位加法器的設計免費下載

  資源簡介：超前進位加法器的設計

  標簽： 進位 加法器

  上傳時間： 2013-10-19

  上傳用戶：shen_dafa

• 11,13,16位超前進位加法器的Verilog HDL源代碼。免費下載

  資源簡介：11,13,16位超前進位加法器的Verilog HDL源代碼。

  標簽： Verilog HDL 11 13

  上傳時間： 2013-12-28

  上傳用戶：ouyangtongze

• 超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.免費下載

  資源簡介：超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.

  標簽： 進位 加法器 源碼 測試

  上傳時間： 2015-06-12

  上傳用戶：希醬大魔王

• 十六位超前進位加法器免費下載

  資源簡介：十六位超前進位加法器，Verilog HDL

  標簽： 十六位 加法器 進位

  上傳時間： 2015-09-21

  上傳用戶：wff

• 8位超前進位加法器 就是使各位的進位直接由加數和被加數來決定免費下載

  資源簡介：8位超前進位加法器 就是使各位的進位直接由加數和被加數來決定，而不需要依賴低位進位

  標簽： 進位 8位 加法器

  上傳時間： 2016-04-25

  上傳用戶：王小奇

• 一個超前進位加法器（及其testbench) .v文件免費下載

  資源簡介：一個超前進位加法器（及其testbench) .v文件

  標簽： testbench 進位 加法器

  上傳時間： 2013-12-18

  上傳用戶：chenbhdt

• 超前進位加法器是通常數字設計所必備的免費下載

  資源簡介：超前進位加法器是通常數字設計所必備的，本程序為32位超前進位加法器

  標簽： 進位 加法器 數字設計

  上傳時間： 2016-11-23

  上傳用戶：fredguo

• 基于Verilog HDL的16位超前進位加法器 分為3個功能子模塊免費下載

  資源簡介：基于Verilog HDL的16位超前進位加法器 分為3個功能子模塊

  標簽： Verilog HDL 進位 加法器

  上傳時間： 2014-01-07

  上傳用戶：yyyyyyyyyy

• Verilog寫的 8 位超前進位加法器免費下載

  資源簡介：Verilog寫的 8 位超前進位加法器

  標簽： Verilog 進位 加法器

  上傳時間： 2017-07-01

  上傳用戶：hustfanenze

• Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方免費下載

  資源簡介：Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及VHDL程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及VHDL程序

  標簽： Adder Ripple ripple Carry

  上傳時間： 2015-05-13

  上傳用戶：我們的船長

• 實現四位加法器的VHDL代碼免費下載

  資源簡介：實現四位加法器的VHDL代碼，里面含有全加器的代碼

  標簽： VHDL 加法器 代碼

  上傳時間： 2013-12-22

  上傳用戶：stvnash

• 基于CPLD/FPGA的十六位乘法器的VHDL實現免費下載

  資源簡介：基于CPLD/FPGA的十六位乘法器的VHDL實現

  標簽： CPLD FPGA VHDL 十六位

  上傳時間： 2013-12-16

  上傳用戶：qq1604324866

• Quartus2實現的四位進制并行加法器 用VHDL語言實現免費下載

  資源簡介：Quartus2實現的四位進制并行加法器 用VHDL語言實現

  標簽： Quartus2 VHDL 進制 并行

  上傳時間： 2016-05-30

  上傳用戶：yzhl1988

• 基于選擇進位32位加法器的硬件電路實現免費下載

  資源簡介：為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結果選擇高位的進位為1或者進位為...

  標簽： 進位 加法器 硬件 電路實現

  上傳時間： 2013-12-19

  上傳用戶：jshailingzzh

• 這個是帶先行進位的加法器的VHDL代碼,比較復雜,僅僅供大家參考.免費下載

  資源簡介：這個是帶先行進位的加法器的VHDL代碼,比較復雜,僅僅供大家參考.

  標簽： VHDL 進位 加法器 代碼

  上傳時間： 2014-01-03

  上傳用戶：klin3139

• 加法器是實現兩個二進制數相加運算的 基本單元電路。8 位加法器就是實現兩個8 位 二進制相加,同時加上低位進位的運算電路。免費下載

  資源簡介：加法器是實現兩個二進制數相加運算的 基本單元電路。8 位加法器就是實現兩個8 位 二進制相加,同時加上低位進位的運算電路。

  標簽： 加法器 二進制數 二進制 運算

  上傳時間： 2016-12-29

  上傳用戶：lx9076

• 18bit的booth乘法器 采用booth2編碼 Wallace壓縮樹 以及超前進位結合進位選擇的36bit高性能加法器免費下載

  資源簡介：18bit的booth乘法器 采用booth2編碼 Wallace壓縮樹 以及超前進位結合進位選擇的36bit高性能加法器

  標簽： bit Wallace booth2 booth

  上傳時間： 2017-01-13

  上傳用戶：firstbyte

• 這是用VHDL實現的8位加法器免費下載

  資源簡介：這是用VHDL實現的8位加法器，對新手有點幫助。

  標簽： VHDL 8位 加法器

  上傳時間： 2014-01-05

  上傳用戶：1079836864

• 一種可以完成16位有符號／無符號二進制數乘法的乘法器。該乘法器采用了改進的Booth算法免費下載

  資源簡介：一種可以完成16位有符號／無符號二進制數乘法的乘法器。該乘法器采用了改進的Booth算法，簡化了部分積的符號擴展，采用Wallace樹和超前進位加法器來進一步提高電路的運算速度。本乘法器可以作為嵌入式CPU內核的乘法單元，整個設計用VHDL語言實現。

  標簽： Booth 符號 乘法器 二進制數

  上傳時間： 2013-12-23

  上傳用戶：skfreeman

• 大學VHDL語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘免費下載

  資源簡介：大學VHDL語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘，數碼顯示，74ls138，8，4位計數器，d，rs觸發器，加法器，交通燈等，此原碼基于長江大學可編程器件實驗箱,如要運行在其他平臺上需要重新定義管腳

  標簽： max-plus VHDL 大學 加法器

  上傳時間： 2013-12-23

  上傳用戶：qiaoyue

• 這是用VHDL編寫的四位加法器免費下載

  資源簡介：這是用VHDL編寫的四位加法器，請多指教

  標簽： VHDL 編寫 加法器

  上傳時間： 2013-12-12

  上傳用戶：yepeng139

• VHDL——N位加法器設計免費下載

  資源簡介：VHDL——N位加法器設計

  標簽： VHDL 加法器

  上傳時間： 2013-12-20

  上傳用戶：壞壞的華仔

• 8位加法器VHDL 8位加法器VHDL 8位加法器VHDL免費下載

  資源簡介：8位加法器VHDL 8位加法器VHDL 8位加法器VHDL

  標簽： VHDL 8位 加法器

  上傳時間： 2014-01-11

  上傳用戶：qq521