相 關 資 源

• sevenseg_case verilog code免費下載

  資源簡介：sevenseg_case verilog code

  標簽： sevenseg_case verilog code

  上傳時間： 2017-06-18

  上傳用戶：無聊來刷下

• 完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路免費下載

  資源簡介：完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路

  標簽： convolution transection circular encoder

  上傳時間： 2014-01-20

  上傳用戶：waizhang

• FIR FILTER verilog code免費下載

  資源簡介：FIR FILTER verilog code

  標簽： verilog FILTER code FIR

  上傳時間： 2013-12-17

  上傳用戶：kristycreasy

• 4-7segment led display verilog code. Implemented at Stratix EP1S25 DSP development board.免費下載

  資源簡介：4-7segment led display verilog code. Implemented at Stratix EP1S25 DSP development board.

  標簽： Implemented development segment display

  上傳時間： 2014-01-12

  上傳用戶：水中浮云

• JTAG design verilog code.免費下載

  資源簡介：JTAG design verilog code.

  標簽： verilog design JTAG code

  上傳時間： 2014-07-30

  上傳用戶：wys0120

• 為一個可處理多項式乘法的verilog code免費下載

  資源簡介：為一個可處理多項式乘法的verilog code

  標簽： verilog code 乘法

  上傳時間： 2015-12-17

  上傳用戶：wang5829

• opb_wb verilog code itis very good免費下載

  資源簡介：opb_wb verilog code itis very good

  標簽： verilog opb_wb code itis

  上傳時間： 2014-01-13

  上傳用戶：x4587

• Read-only memory,verilog code免費下載

  資源簡介：Read-only memory,verilog code

  標簽： Read-only verilog memory code

  上傳時間： 2013-12-18

  上傳用戶：caixiaoxu26

• verilog code .descrip the risc cpu.download from opencores.org免費下載

  資源簡介：verilog code .descrip the risc cpu.download from opencores.org

  標簽： opencores download verilog descrip

  上傳時間： 2016-02-20

  上傳用戶：frank1234

• verilog code which receive from uart RX and then output to lcd text display.免費下載

  資源簡介：verilog code which receive from uart RX and then output to lcd text display.

  標簽： verilog receive display output

  上傳時間： 2016-03-07

  上傳用戶：songrui

• I2C controller verilog code for altera fpga platform.免費下載

  資源簡介：I2C controller verilog code for altera fpga platform.

  標簽： controller platform verilog altera

  上傳時間： 2016-03-07

  上傳用戶：GHF

• DAC converter design with verilog code and testbench免費下載

  資源簡介：DAC converter design with verilog code and testbench

  標簽： converter testbench verilog design

  上傳時間： 2014-01-23

  上傳用戶：yyyyyyyyyy

• 這是一個DWT的verilog code,它的主要功用是PC與FPGA之間的DWT程序的溝通與傳輸免費下載

  資源簡介：這是一個DWT的verilog code,它的主要功用是PC與FPGA之間的DWT程序的溝通與傳輸

  標簽： DWT verilog FPGA code

  上傳時間： 2014-08-09

  上傳用戶：xc216

• 基於DE2系統的LCM verilog code,在LCM右下方顯示數字,每按一次按鍵數字會加1,顏色也會改變免費下載

  資源簡介：基於DE2系統的LCM verilog code,在LCM右下方顯示數字,每按一次按鍵數字會加1,顏色也會改變

  標簽： LCM verilog code DE2

  上傳時間： 2014-01-14

  上傳用戶：banyou

• 8x8DCT verilog code 一次輸入8個點免費下載

  資源簡介：8x8DCT verilog code 一次輸入8個點

  標簽： verilog 8x8DCT code

  上傳時間： 2016-08-05

  上傳用戶：風之驕子

• 8x8 iDCT verilog code 一次輸入八個點免費下載

  資源簡介：8x8 iDCT verilog code 一次輸入八個點

  標簽： verilog iDCT code 8x8

  上傳時間： 2016-08-05

  上傳用戶：hakim

• to use verilog code and c to translate a RGB bmp image(512*512) to a gray level image免費下載

  資源簡介：to use verilog code and c to translate a RGB bmp image(512*512) to a gray level image

  標簽： image 512 translate to

  上傳時間： 2014-06-13

  上傳用戶：bruce5996

• verilog code,about oc8051免費下載

  資源簡介：verilog code,about oc8051

  標簽： verilog about code 8051

  上傳時間： 2014-01-16

  上傳用戶：pompey

• arm 7 verilog code used setup soc免費下載

  資源簡介：arm 7 verilog code used setup soc

  標簽： verilog setup code used

  上傳時間： 2016-12-17

  上傳用戶：qilin

• nios num clock verilog code免費下載

  資源簡介：nios num clock verilog code

  標簽： verilog clock nios code

  上傳時間： 2014-12-06

  上傳用戶：225588

• verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout inpu免費下載

  資源簡介：verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout input [3:0] i1 //input1 input [3:0] i2 //input2 input c0 //前一級進位

  標簽： output look-ahead summation carryout

  上傳時間： 2017-01-07

  上傳用戶：yyq123456789

• verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input免費下載

  資源簡介：verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input [15:0] A_in // 輸入A input [15:0] B_in // 輸入B input carryin // 第一級進位 C0

  標簽： output look-ahead carryout verilog

  上傳時間： 2014-12-06

  上傳用戶：ls530720646

• verilog code array_multiplier output [7:0] product input [3:0] wire_x input [3:0] wire_y免費下載

  資源簡介：verilog code array_multiplier output [7:0] product input [3:0] wire_x input [3:0] wire_y

  標簽： input array_multiplier verilog product

  上傳時間： 2014-01-04

  上傳用戶：wxhwjf

• verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient免費下載

  資源簡介：verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient output [8:0]Remainder

  標簽： input Dividend Quotient verilog

  上傳時間： 2014-11-27

  上傳用戶：三人用菜

• verilog code for 8-bit signed integers....its working免費下載

  資源簡介：verilog code for 8-bit signed integers....its working

  標簽： integers verilog working signed

  上傳時間： 2017-03-18

  上傳用戶：zhichenglu

• it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in x免費下載

  資源簡介：it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in xinlix ise 8.2i.i have tested it om my kit.

  標簽： synthesize simulator modelsim interin

  上傳時間： 2017-03-22

  上傳用戶：洛木卓

• it is a verilog code written for digital watch in modelsim simulator and it will synthesize in xin免費下載

  資源簡介：it is a verilog code written for digital watch in modelsim simulator and it will synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device]

  標簽： synthesize simulator modelsim digital

  上傳時間： 2014-01-10

  上傳用戶：kernaling

• it is a verilog code written for FIFO in modelsim simulator and it will synthesize in xinlix ise 8免費下載

  資源簡介：it is a verilog code written for FIFO in modelsim simulator and it will synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device].you can use this code in any DSP project in which data entry is requir...

  標簽： synthesize simulator modelsim verilog

  上傳時間： 2014-06-26

  上傳用戶：zhuyibin

• it is a verilog code written for traffic light controller will synthesize in xinlix ise 8.2i.i have免費下載

  資源簡介：it is a verilog code written for traffic light controller will synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device].it is a state machine based code.

  標簽： controller synthesize verilog traffic

  上傳時間： 2017-03-22

  上傳用戶：xymbian

• it is a verilog code written for MELAY state machine based UART and it wll synthesize in xinlix免費下載

  資源簡介：it is a verilog code written for MELAY state machine based UART and it wll synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device]

  標簽： synthesize verilog machine written

  上傳時間： 2013-12-11

  上傳用戶：yepeng139