用VHDL語言實(shí)現(xiàn)一個(gè)10秒倒計(jì)時(shí)電路，要求使用8*8點(diǎn)陣顯示計(jì)時(shí)結(jié)果
資源簡介：用VHDL語言實(shí)現(xiàn)一個(gè)10秒倒計(jì)時(shí)電路，要求使用8*8點(diǎn)陣顯示計(jì)時(shí)結(jié)果
上傳時(shí)間： 2013-12-09
上傳用戶：aa54
資源簡介：實(shí)現(xiàn)一個(gè)10秒倒計(jì)時(shí)電路，要求使用8*8點(diǎn)陣顯示計(jì)時(shí)結(jié)果。在QuartusII平臺(tái)上設(shè)計(jì)程序和仿真題目要求，并下載到實(shí)驗(yàn)板驗(yàn)證實(shí)驗(yàn)結(jié)果。
上傳時(shí)間： 2017-05-10
上傳用戶：wpwpwlxwlx
資源簡介：用VHDL語言實(shí)現(xiàn)一個(gè)能顯示時(shí)、分、秒的時(shí)鐘：可分別進(jìn)行時(shí)和分的手動(dòng)校正；12小時(shí)、24小時(shí)計(jì)時(shí)制可選，12小時(shí)制時(shí)有上下午指示；當(dāng)計(jì)時(shí)到預(yù)定時(shí)間（此時(shí)間可手動(dòng)設(shè)置）時(shí)，揚(yáng)聲器發(fā)出鬧鈴信號(hào)，鬧鈴時(shí)間為10秒，可提前終止鬧鈴。
上傳時(shí)間： 2014-01-05
上傳用戶：hn891122
資源簡介：這是一個(gè)用VHDL語言實(shí)現(xiàn)的非常實(shí)用的表決器
上傳時(shí)間： 2016-11-10
上傳用戶：ardager
資源簡介：利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)。 本設(shè)計(jì)采用...
上傳時(shí)間： 2014-01-02
上傳用戶：LIKE
資源簡介：這是一個(gè)用VHDL語言實(shí)現(xiàn)了DES加密功能的程序，由于DES加密的模式，解密時(shí)需把密要倒置
上傳時(shí)間： 2013-12-04
上傳用戶：hebmuljb
資源簡介：這是一個(gè)用VHDL語言實(shí)現(xiàn)dds的例子，已在quartusII里調(diào)通并可以下載到實(shí)驗(yàn)箱上，功能正確
上傳時(shí)間： 2014-01-21
上傳用戶：xsnjzljj
資源簡介：這是一個(gè)用VHDL語言實(shí)現(xiàn)的移位器，可以實(shí)現(xiàn)移位功能
上傳時(shí)間： 2014-07-04
上傳用戶：gxrui1991
資源簡介：這是一個(gè)用VHDL語言實(shí)現(xiàn)的比較完整的ALU,可以用作其他cPU設(shè)計(jì)的部件
上傳時(shí)間： 2013-12-12
上傳用戶：王楚楚
資源簡介：一 實(shí)習(xí)題目：用java實(shí)現(xiàn)表單系統(tǒng) 二 設(shè)計(jì)思想：用java語言實(shí)現(xiàn)一個(gè)批發(fā)貨物的表單系統(tǒng)。在本次實(shí)習(xí)中，我是實(shí)現(xiàn)的批發(fā)鞋子的表單系統(tǒng)。該表單系統(tǒng)實(shí)現(xiàn)了在表單中單擊右鍵可以實(shí)現(xiàn)添加項(xiàng)目、刪除項(xiàng)目、修改項(xiàng)目，再輸入新加入的項(xiàng)目，刪除現(xiàn)有項(xiàng)目，修改現(xiàn)...
上傳時(shí)間： 2013-12-24
上傳用戶：weixiao99
資源簡介：這是一個(gè)用c語言實(shí)現(xiàn)一個(gè)主機(jī)到多個(gè)從機(jī)進(jìn)行通信的51源代碼，經(jīng)過調(diào)試的哦
上傳時(shí)間： 2015-11-02
上傳用戶：as275944189
資源簡介：用VHDL語言實(shí)現(xiàn)樂曲演奏器的設(shè)計(jì) 這是學(xué)習(xí)VHDL語言的經(jīng)典例子
上傳時(shí)間： 2016-02-09
上傳用戶：qb1993225
資源簡介：用VHDL語言實(shí)現(xiàn)交通燈控制的設(shè)計(jì) 這是學(xué)習(xí)VHDL語言的經(jīng)典例子
上傳時(shí)間： 2016-02-09
上傳用戶：Miyuki
資源簡介：用VHDL語言實(shí)現(xiàn)的以09449為橋接芯片的PCI接口，很高興與大家共享。
上傳時(shí)間： 2013-12-20
上傳用戶：wpt
資源簡介：用VHDL語言實(shí)現(xiàn)CCD圖象采集系統(tǒng)，針對(duì)TCD1205線陣CCD傳感器
上傳時(shí)間： 2016-07-30
上傳用戶：yulg
資源簡介：用VHDL語言實(shí)現(xiàn)QPSK調(diào)制功能和解調(diào)功能,
上傳時(shí)間： 2016-08-26
上傳用戶：xieguodong1234
資源簡介：在quartus軟件下用VHDL語言實(shí)現(xiàn)DDS，可產(chǎn)生正弦，余弦，方波，三角波以及鋸齒波。
上傳時(shí)間： 2013-12-27
上傳用戶：WMC_geophy
資源簡介：此RS232通信協(xié)議用VHDL語言實(shí)現(xiàn)，基于Altium Designer公司的Protel DXP開發(fā)平臺(tái)。本人是基于Nanaboard開發(fā)板編寫的程序，其他用戶只需要對(duì)配置文件進(jìn)行修改即可用于其他電路板。
上傳時(shí)間： 2016-09-20
上傳用戶：王楚楚
資源簡介：用VHDL語言實(shí)現(xiàn)8-3線編碼器，16-4線編碼器
上傳時(shí)間： 2016-10-21
上傳用戶：阿四AIR
資源簡介：用VHDL語言實(shí)現(xiàn)的AVR_Core,對(duì)于研究SOC很有幫助
上傳時(shí)間： 2014-10-30
上傳用戶：ggwz258
資源簡介：用VHDL語言實(shí)現(xiàn)的pic16f84，研究SOC嵌入式系統(tǒng)設(shè)計(jì)很有幫助
上傳時(shí)間： 2016-12-23
上傳用戶：皇族傳媒
資源簡介：用VHDL語言實(shí)現(xiàn)2DPSK數(shù)字傳輸
上傳時(shí)間： 2017-01-06
上傳用戶：爺?shù)臍赓|(zhì)
資源簡介：這是使用使用fpga實(shí)現(xiàn)CAM功能的介紹。用VHDL語言實(shí)現(xiàn)。
上傳時(shí)間： 2014-01-16
上傳用戶：qiao8960
資源簡介：該程序是用VHDL語言實(shí)現(xiàn)的時(shí)鐘程序，用六個(gè)數(shù)碼管分別顯示時(shí)分秒，而且可以實(shí)現(xiàn)控制功能。
上傳時(shí)間： 2013-12-23
上傳用戶：2525775
資源簡介：該程序是用VHDL語言實(shí)現(xiàn)的揚(yáng)聲器程序，可以通過不同的按鍵控制發(fā)出不同頻率的聲音。
上傳時(shí)間： 2014-01-23
上傳用戶：xfbs821
資源簡介：用VHDL語言實(shí)現(xiàn)的基于FPGA的交換機(jī)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：歸海惜雪
資源簡介：利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)
上傳時(shí)間： 2013-08-11
上傳用戶：hn891122
資源簡介：FPGA串口界面調(diào)試程序,用VHDL語言實(shí)現(xiàn)
上傳時(shí)間： 2013-08-11
上傳用戶：362279997
資源簡介：此程序用通過PFGA用VHDL語言實(shí)現(xiàn)了傅立葉變換，希望對(duì)大家有用
上傳時(shí)間： 2013-08-30
上傳用戶：tonyshao
資源簡介：用C語言實(shí)現(xiàn)一個(gè)簡單數(shù)學(xué)計(jì)算器，并按后序排列將輸入的表達(dá)式顯示出來。
上傳時(shí)間： 2014-08-11
上傳用戶：lizhen9880
