相 關 資 源

• 4040 CMOS 12級二進制計數、分頻器免費下載

  資源簡介：The CD4020BC, CD4060BC are 14-stage ripple carrybinary counters, and the CD4040BC is a 12-sta

  標簽： 4040 CMOS 二進制計 分頻器

  上傳時間： 2013-05-15

  上傳用戶：ajaxmoon

• CD40系列CD45系列集成芯片DATASHEET數據手冊170個芯片技術手冊資料合集: 4000免費下載

  資源簡介：CD40系列CD45系列集成芯片DATASHEET數據手冊170個芯片技術手冊資料合集:4000 CMOS 3輸入雙或非門1反相器.pdf4001 CMOS 四2輸入或非門.pdf4002 CMOS 雙4輸入或非門.pdf4006 CMOS 18級靜態移位寄存器.pdf4007 CMOS 雙互補對加反相器.pdf4008 CMOS 4位二進制并行...

  標簽： cd40 cd45 datasheet

  上傳時間： 2021-11-09

  上傳用戶：kent

• 帶分頻器的bcd計數電路設計免費下載

  資源簡介：帶分頻器的bcd計數電路設計，verilog源碼

  標簽： bcd 分頻器 計數電路

  上傳時間： 2014-01-14

  上傳用戶：s363994250

• 常用2、4、6及任意偶數分頻器的VHDL代碼實現（原創）免費下載

  資源簡介：常用2、4、6及任意偶數分頻器的VHDL代碼實現（原創）

  標簽： VHDL 分頻器 代碼

  上傳時間： 2013-12-17

  上傳用戶：330402686

• 常用1、3、5及任意奇數分頻器的VHDL代碼實現（原創）免費下載

  資源簡介：常用1、3、5及任意奇數分頻器的VHDL代碼實現（原創）

  標簽： VHDL 分頻器 代碼

  上傳時間： 2013-12-26

  上傳用戶：rishian

• 介紹8位加法器、分頻電路、數字秒表的PPT免費下載

  資源簡介：介紹8位加法器、分頻電路、數字秒表的PPT，帶源碼，解釋詳細，一步一步學習，是學習VHDL的好

  標簽： 8位 加法器 分頻電路

  上傳時間： 2013-12-23

  上傳用戶：Divine

• EDA常用計數函數VHDL程序設計,基于VHDL的交通燈設計實例&分頻器免費下載

  資源簡介：EDA常用計數函數VHDL程序設計,基于VHDL的交通燈設計實例&分頻器

  標簽： VHDL EDA 函數 交通燈

  上傳時間： 2013-12-23

  上傳用戶：yyq123456789

• 利用計數器和分頻器設計一個實時的時鐘。一共需要1個模24計數器、2個模6計數器、2個模10計數器、一個生成1Hz的分頻器和6個數碼管解碼器。最終用HEX5~HEX4顯示小時（0~23）免費下載

  資源簡介：利用計數器和分頻器設計一個實時的時鐘。一共需要1個模24計數器、2個模6計數器、2個模10計數器、一個生成1Hz的分頻器和6個數碼管解碼器。最終用HEX5~HEX4顯示小時（0~23），用HEX3~HEX2顯示分鐘（0~59），用HEX1~HEX0顯示秒鐘（0~59）。

  標簽： HEX 計數器 模 1Hz

  上傳時間： 2014-12-20

  上傳用戶：dbs012280

• vhdl語言描述分頻器免費下載

  資源簡介：vhdl語言描述分頻器，實現2、4、8、16……分頻，經過實踐

  標簽： vhdl 語言 分頻器

  上傳時間： 2013-12-30

  上傳用戶：hongmo

• 計數,定時器應用.撥碼開關一次只選一個..393作分頻器用免費下載

  資源簡介：計數,定時器應用.撥碼開關一次只選一個..393作分頻器用

  標簽： 393 定時器 分頻器 撥碼開關

  上傳時間： 2014-01-07

  上傳用戶：lhw888

• 分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL免費下載

  資源簡介：分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先...

  標簽： altera FPGA PLL 分頻器

  上傳時間： 2016-06-14

  上傳用戶：wpwpwlxwlx

• 本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計免費下載

  資源簡介：本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計，包括偶數分頻、非 50％占空比和 50％占空比的奇數分頻、半整數 （N+0.5）分頻、小數分頻、分數分頻以及積分分頻。所有實現均可 通過 Synplify Pro 或 FPGA 生產廠商的綜合器進行綜合，形成可...

  標簽： FPGA CPLD VHDL 分頻器

  上傳時間： 2013-12-15

  上傳用戶：從此走出陰霾

• 數控分頻器的設計 數控分頻器的功能就是當在輸入端給定不同輸入數據時免費下載

  資源簡介：數控分頻器的設計 數控分頻器的功能就是當在輸入端給定不同輸入數據時，將對輸入的時鐘信號有不同的分頻比，例3的數控分頻器就是用計數值可并行預置的加法計數器設計完成的，方法是將計數溢出位與預置數加載輸入信號相接即可。

  標簽： 數控 分頻器 數據 輸入端

  上傳時間： 2013-12-11

  上傳用戶：黑漆漆

• 數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于VHDL 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性免費下載

  資源簡介：數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于VHDL 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數的加法計數器和減法計數器實現...

  標簽： VHDL 數控 分頻器 修改

  上傳時間： 2014-11-29

  上傳用戶：1051290259

• 自己做的VHDL交通燈控制器；分頻器、信號控制器、時鐘模塊；EDA； 通過了仿真、運行。時間可以設置為隨意的兩位數.免費下載

  資源簡介：自己做的VHDL交通燈控制器；分頻器、信號控制器、時鐘模塊；EDA； 通過了仿真、運行。時間可以設置為隨意的兩位數.

  標簽： VHDL EDA 交通燈控制器 分頻器

  上傳時間： 2017-08-10

  上傳用戶：ghostparker

• 鍵控加/減計數器,將20MHz系統時鐘經分頻器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz免費下載

  資源簡介：鍵控加/減計數器,將20MHz系統時鐘經分頻器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz

  標簽： 100K 10K 1Hz MHz

  上傳時間： 2014-01-17

  上傳用戶：qweqweqwe

• 74LS294 74LS292分頻器免費下載

  資源簡介：數字芯片的簡單應用有74LS294和74LS292分頻器。

  標簽： 74 LS 294 292

  上傳時間： 2013-12-27

  上傳用戶：caiguoqing

• HT49 MCU的可編程分頻器(PFD)使用指南免費下載

  資源簡介：HT49 MCU的可編程分頻器(PFD)使用指南 本文主要介紹 HT49 單片機可編程分頻器（PFD）的使用及注意事項。

  標簽： MCU PFD HT 49

  上傳時間： 2013-11-03

  上傳用戶：crazyer

• 半整數分頻器電路的VHDL源程序免費下載

  資源簡介：半整數分頻器電路的VHDL源程序，供大家學習和討論。

  標簽： VHDL 整數 分頻器 電路

  上傳時間： 2013-12-24

  上傳用戶：gxf2016

• 用VHDL編寫的8位全加器,數字分頻器等程序免費下載

  資源簡介：用VHDL編寫的8位全加器,數字分頻器等程序

  標簽： VHDL 8位 編寫 全加器

  上傳時間： 2013-12-16

  上傳用戶：ztj182002

• 數控分頻器設計:對于一個加法計數器免費下載

  資源簡介：數控分頻器設計:對于一個加法計數器，裝載不同的計數初始值時，會有不同頻率的溢出輸出信號。計數器溢出時，輸出‘1’電平，同時溢出時的‘1’電平反饋給計數器的輸入端作為裝載信號；否則輸出‘0’電平。

  標簽： 數控 分頻器 加法 計數器

  上傳時間： 2015-07-16

  上傳用戶：wxhwjf

• 基于VHDL語言描述的一個分頻器免費下載

  資源簡介：基于VHDL語言描述的一個分頻器，根據端口值，可作為四分頻，八分頻等分頻器使用。

  標簽： VHDL 語言 分頻器

  上傳時間： 2013-12-31

  上傳用戶：集美慧

• windows32 匯編 8253分頻器免費下載

  資源簡介：windows32 匯編 8253分頻器

  標簽： windows 8253 32 匯編

  上傳時間： 2013-12-01

  上傳用戶：亞亞娟娟123

• 本文件介紹的是用VerilogHDL語言設計分頻器和32位計數器.免費下載

  資源簡介：本文件介紹的是用VerilogHDL語言設計分頻器和32位計數器.

  標簽： VerilogHDL 語言 分頻器 計數器

  上傳時間： 2013-12-15

  上傳用戶：縹緲

• 本文主要介紹了50％占空比三分頻器的三種設計方法免費下載

  資源簡介：本文主要介紹了50％占空比三分頻器的三種設計方法，并給出了圖形設計、VHDL設計、編譯結果和仿真結果。設計中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2軟件平臺上進行。

  標簽： 三分頻 設計方法

  上傳時間： 2014-01-25

  上傳用戶：凌云御清風

• CPLD 的程序,分頻器免費下載

  資源簡介：CPLD 的程序,分頻器

  標簽： CPLD 程序 分頻器

  上傳時間： 2014-01-12

  上傳用戶：671145514

• 用verilog編寫適中分頻器 并且還有測試程序免費下載

  資源簡介：用verilog編寫適中分頻器 并且還有測試程序

  標簽： verilog 編寫 分頻器 測試程序

  上傳時間： 2013-12-17

  上傳用戶：evil

• 任意N進制分頻器的標準VHDL代碼（原創）免費下載

  資源簡介：任意N進制分頻器的標準VHDL代碼（原創）

  標簽： VHDL N進制 分頻器 代碼

  上傳時間： 2013-12-25

  上傳用戶：洛木卓

• 分頻器免費下載

  資源簡介：分頻器，用VHDL語言編碼，可能對你用處不是很大，但做為參考還是很大用處的

  標簽： 分頻器

  上傳時間： 2013-12-21

  上傳用戶：redmoons

• 基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)免費下載

  資源簡介：基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)

  標簽： FPGA VHDL 分頻器 仿真

  上傳時間： 2013-12-14

  上傳用戶：haoxiyizhong