相 關(guān) 資 源

• 1 8位加法器的設(shè)計 2 分頻電路 3 數(shù)字秒表的設(shè)計免費下載

  資源簡介：1 8位加法器的設(shè)計 2 分頻電路 3 數(shù)字秒表的設(shè)計

  標(biāo)簽： 8位 加法器 分頻電路 數(shù)字秒表

  上傳時間： 2014-01-02

  上傳用戶：hn891122

• 介紹8位加法器、分頻電路、數(shù)字秒表的PPT免費下載

  資源簡介：介紹8位加法器、分頻電路、數(shù)字秒表的PPT，帶源碼，解釋詳細(xì)，一步一步學(xué)習(xí)，是學(xué)習(xí)VHDL的好

  標(biāo)簽： 8位 加法器 分頻電路

  上傳時間： 2013-12-23

  上傳用戶：Divine

• VHD設(shè)計實例8位加法器的設(shè)計分頻電路數(shù)字秒表的設(shè)計免費下載

  資源簡介：VHD設(shè)計實例8位加法器的設(shè)計分頻電路數(shù)字秒表的設(shè)計

  標(biāo)簽： VHD 8位 設(shè)計實例 加法器

  上傳時間： 2014-08-10

  上傳用戶：yyq123456789

• 8位加法器和減法器設(shè)計實習(xí)報告免費下載

  資源簡介：8位加法器和減法器設(shè)計實習(xí)報告

  標(biāo)簽： 8位 加法器 減法器 實習(xí)報告

  上傳時間： 2013-10-22

  上傳用戶：sjyy1001

• 8位加法器的原代碼,主要內(nèi)容下載看了就知道免費下載

  資源簡介：8位加法器的原代碼,主要內(nèi)容下載看了就知道

  標(biāo)簽： 8位 加法器 代碼

  上傳時間： 2013-12-16

  上傳用戶：思琦琦

• 大學(xué)vhdl語言實驗大全,基于max-plus2平臺,內(nèi)有8-3譯碼器,8位加法器,數(shù)字鐘免費下載

  資源簡介：大學(xué)vhdl語言實驗大全,基于max-plus2平臺,內(nèi)有8-3譯碼器,8位加法器,數(shù)字鐘，數(shù)碼顯示，74ls138，8，4位計數(shù)器，d，rs觸發(fā)器，加法器，交通燈等，此原碼基于長江大學(xué)可編程器件實驗箱,如要運行在其他平臺上需要重新定義管腳

  標(biāo)簽： max-plus vhdl 大學(xué) 加法器

  上傳時間： 2013-12-23

  上傳用戶：qiaoyue

• 8位加法器VHDL 8位加法器VHDL 8位加法器VHDL免費下載

  資源簡介：8位加法器VHDL 8位加法器VHDL 8位加法器VHDL

  標(biāo)簽： VHDL 8位 加法器

  上傳時間： 2014-01-11

  上傳用戶：qq521

• 8位加法器的實現(xiàn)免費下載

  資源簡介：8位加法器的實現(xiàn)，非流水線結(jié)構(gòu)，很不錯。我測試過，效率比較高

  標(biāo)簽： 8位 加法器

  上傳時間： 2016-04-25

  上傳用戶：bcjtao

• 本程序是利用兩個4位二進(jìn)制并行加法器通過級聯(lián)方式構(gòu)成一個8位加法器。免費下載

  資源簡介：本程序是利用兩個4位二進(jìn)制并行加法器通過級聯(lián)方式構(gòu)成一個8位加法器。

  標(biāo)簽： 加法器 程序 二進(jìn)制 8位

  上傳時間： 2014-11-29

  上傳用戶：270189020

• 8位加法器的實現(xiàn)免費下載

  資源簡介：8位加法器的實現(xiàn)，仿真通過，并且包括仿真文件，在quartusii7.1下調(diào)試通過

  標(biāo)簽： 8位 加法器

  上傳時間： 2016-06-30

  上傳用戶：xuan‘nian

• 組合電路的設(shè)計8位加法器設(shè)計(ADD8.vhd)免費下載

  資源簡介：組合電路的設(shè)計8位加法器設(shè)計(ADD8.vhd)

  標(biāo)簽： ADD vhd 組合電路 8位

  上傳時間： 2016-10-13

  上傳用戶：gonuiln

• 加法器是實現(xiàn)兩個二進(jìn)制數(shù)相加運算的 基本單元電路。8 位加法器就是實現(xiàn)兩個8 位 二進(jìn)制相加,同時加上低位進(jìn)位的運算電路。免費下載

  資源簡介：加法器是實現(xiàn)兩個二進(jìn)制數(shù)相加運算的 基本單元電路。8 位加法器就是實現(xiàn)兩個8 位 二進(jìn)制相加,同時加上低位進(jìn)位的運算電路。

  標(biāo)簽： 加法器 二進(jìn)制數(shù) 二進(jìn)制 運算

  上傳時間： 2016-12-29

  上傳用戶：lx9076

• 8位加法器VHDL源程序免費下載

  資源簡介：8位加法器VHDL源程序，實驗題能夠在EDA開發(fā)系統(tǒng)中運行

  標(biāo)簽： VHDL 8位 加法器 源程序

  上傳時間： 2013-12-29

  上傳用戶：jhksyghr

• 這是用VHDL實現(xiàn)的8位加法器免費下載

  資源簡介：這是用VHDL實現(xiàn)的8位加法器，對新手有點幫助。

  標(biāo)簽： VHDL 8位 加法器

  上傳時間： 2014-01-05

  上傳用戶：1079836864

• 8位加法器設(shè)計是經(jīng)過我認(rèn)真仿真與設(shè)計出來的 希望對有需要的人有幫助免費下載

  資源簡介：8位加法器設(shè)計是經(jīng)過我認(rèn)真仿真與設(shè)計出來的 希望對有需要的人有幫助

  標(biāo)簽： 8位 加法器 仿真

  上傳時間： 2017-07-22

  上傳用戶：xg262122

• 射頻電路設(shè)計很好的PPT免費下載

  資源簡介：射頻電路設(shè)計很好的PPT

  標(biāo)簽： 射頻 電路設(shè)計

  上傳時間： 2013-11-10

  上傳用戶：weiwolkt

• 本文件提供了用verilog HDL語言實現(xiàn)的8位超前進(jìn)位加法器,充分說明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.免費下載

  資源簡介：本文件提供了用verilog HDL語言實現(xiàn)的8位超前進(jìn)位加法器,充分說明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.

  標(biāo)簽： verilog 加法器 HDL 進(jìn)位

  上傳時間： 2013-12-17

  上傳用戶：ynwbosss

• DPLL由 鑒相器 模K加減計數(shù)器 脈沖加減電路 同步建立偵察電路 模N分頻器 構(gòu)成. 整個系統(tǒng)的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K免費下載

  資源簡介：DPLL由 鑒相器 模K加減計數(shù)器 脈沖加減電路 同步建立偵察電路 模N分頻器 構(gòu)成. 整個系統(tǒng)的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數(shù)器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.

  標(biāo)簽： signal_out signal_in DPLL 模

  上傳時間： 2013-12-26

  上傳用戶：希醬大魔王

• 8位超前進(jìn)位加法器 就是使各位的進(jìn)位直接由加數(shù)和被加數(shù)來決定免費下載

  資源簡介：8位超前進(jìn)位加法器 就是使各位的進(jìn)位直接由加數(shù)和被加數(shù)來決定，而不需要依賴低位進(jìn)位

  標(biāo)簽： 進(jìn)位 8位 加法器

  上傳時間： 2016-04-25

  上傳用戶：王小奇

• 用VHADL和Verilog HDL實現(xiàn)帶進(jìn)位的8位加減法器。免費下載

  資源簡介：用VHADL和Verilog HDL實現(xiàn)帶進(jìn)位的8位加減法器。

  標(biāo)簽： Verilog VHADL HDL 8位

  上傳時間： 2016-07-12

  上傳用戶：bruce

• 這兩個分別是8位乘法器的VHDL語言的實現(xiàn)免費下載

  資源簡介：這兩個分別是8位乘法器的VHDL語言的實現(xiàn)，并經(jīng)過個人用QUARTUS的驗證，另外一個是奔騰處理器的設(shè)計思想

  標(biāo)簽： VHDL 分 8位 乘法器

  上傳時間： 2016-12-26

  上傳用戶：kr770906

• Verilog寫的 8 位超前進(jìn)位加法器免費下載

  資源簡介：Verilog寫的 8 位超前進(jìn)位加法器

  標(biāo)簽： Verilog 進(jìn)位 加法器

  上傳時間： 2017-07-01

  上傳用戶：hustfanenze

• 基于選擇進(jìn)位32位加法器的硬件電路實現(xiàn)免費下載

  資源簡介：為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進(jìn)位算法和差額分組算法用硬件電路實現(xiàn)32位加法器，差額分組中的加法單元是利用一種改進(jìn)的超前進(jìn)位算法實現(xiàn)，選擇進(jìn)位算法可使不同的分組單元并行運算，利用低位的運算結(jié)果選擇高位的進(jìn)位為1或者進(jìn)位為...

  標(biāo)簽： 進(jìn)位 加法器 硬件 電路實現(xiàn)

  上傳時間： 2013-12-19

  上傳用戶：jshailingzzh

• 簡介 當(dāng)今嵌入式處理器的生產(chǎn)已遠(yuǎn)遠(yuǎn)超過了為桌面系統(tǒng)所設(shè)計的處理器。本書通過介紹8位微控制器（MCU）的開發(fā)原理和C語言的相關(guān)知識免費下載

  資源簡介：簡介 當(dāng)今嵌入式處理器的生產(chǎn)已遠(yuǎn)遠(yuǎn)超過了為桌面系統(tǒng)所設(shè)計的處理器。本書通過介紹8位微控制器（MCU）的開發(fā)原理和C語言的相關(guān)知識，向讀者展示了如何用C語言編寫8位嵌入式MCU程序，內(nèi)容涉及數(shù)據(jù)類型和變量、函數(shù)庫、優(yōu)化和測試嵌入式C語言程序等。利用貫穿全...

  標(biāo)簽： MCU 嵌入式處理器 處理器 8位

  上傳時間： 2015-03-20

  上傳用戶：bibirnovis

• 超前進(jìn)位加法器的設(shè)計免費下載

  資源簡介：超前進(jìn)位加法器的設(shè)計

  標(biāo)簽： 進(jìn)位 加法器

  上傳時間： 2013-10-19

  上傳用戶：shen_dafa

• VHDL實現(xiàn)的超前進(jìn)位加法器免費下載

  資源簡介：VHDL實現(xiàn)的超前進(jìn)位加法器

  標(biāo)簽： VHDL 進(jìn)位 加法器

  上傳時間： 2015-03-04

  上傳用戶：leehom61

• 11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。免費下載

  資源簡介：11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。

  標(biāo)簽： Verilog HDL 11 13

  上傳時間： 2013-12-28

  上傳用戶：ouyangtongze

• Ripple Adder: 16-bit 全加,半加及ripple adder的設(shè)計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進(jìn)位加法器的設(shè)計方免費下載

  資源簡介：Ripple Adder: 16-bit 全加,半加及ripple adder的設(shè)計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進(jìn)位加法器的設(shè)計方案及VHDL程序 Carry Select Adder:16 Bits 進(jìn)位選擇加法器的設(shè)計方案及VHDL程序

  標(biāo)簽： Adder Ripple ripple Carry

  上傳時間： 2015-05-13

  上傳用戶：我們的船長

• 這是用vhdl編寫的四位加法器免費下載

  資源簡介：這是用vhdl編寫的四位加法器，請多指教

  標(biāo)簽： vhdl 編寫 加法器

  上傳時間： 2013-12-12

  上傳用戶：yepeng139

• 基于maxplus2的八位加法器免費下載

  資源簡介：基于maxplus2的八位加法器，已經(jīng)通過仿真

  標(biāo)簽： maxplus2 加法器

  上傳時間： 2014-01-19

  上傳用戶：cc1