利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。
本設計采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VHDL語言輸入—各模塊程序設計）實現數字鐘的設計、下載和調試。
資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采...
上傳時間： 2013-10-24
上傳用戶：古谷仁美
資源簡介：基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
上傳時間： 2013-08-18
上傳用戶：問題問題
資源簡介：USB245I的基于FPGA的VHDL語言的驅動程序,應該有用
上傳時間： 2014-01-19
上傳用戶：來茴
資源簡介：移位相加硬件乘法器,基于FPGA的VHDL語言編寫的,含有全部文件
上傳時間： 2015-07-01
上傳用戶：bakdesec
資源簡介：基于FPGA的多功能數字鐘Verilog設計2007-06-17 21:06基本功能： 1．具有時、分、秒計數顯示功能（6位數碼管構成），以24小時循環為計時基準。 2. 具有調節小時、分鐘的功能。 3．具有整點報時功能，整點報時的同時數碼管顯示閃爍提示。
上傳時間： 2016-03-10
上傳用戶：cc1915
資源簡介：基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
上傳時間： 2016-09-06
上傳用戶：1583060504
資源簡介：基于c51的數碼管數字鐘源程序 簡單實用
上傳時間： 2014-01-14
上傳用戶：ve3344
資源簡介：基于CPLD的多路數字開關電路的設計源程序
上傳時間： 2014-01-07
上傳用戶：caixiaoxu26
資源簡介：適合初學者的用匯編語言寫的基于1302的數碼管數字鐘的設計
上傳時間： 2017-02-24
上傳用戶：ayfeixiao
資源簡介：本源碼是基于CPLD的40路數字信號采集采集一組數據提交單片機處理并受單片機控制
上傳時間： 2013-12-25
上傳用戶：liuchee
資源簡介：基于DA1302的電子實時數字鐘,具有顯示日期,時間,星期等功能.
上傳時間： 2013-12-22
上傳用戶：TF2015
資源簡介：基于bpsk的VHDL語言編程與性能仿真
上傳時間： 2014-01-21
上傳用戶：yzy6007
資源簡介：基于CPLD的pwm控制設計\r\n采用VHDL.verilog語言設計\r\n對大家比較有用
上傳時間： 2013-08-20
上傳用戶：sk5201314
資源簡介：是EDA設計的數字鐘的VHDL語言程序，可用Max+Plus2進行編譯，仿真并下載到芯片中。
上傳時間： 2016-04-30
上傳用戶：manlian
資源簡介：基于CPLD的pwm控制設計 采用VHDL.verilog語言設計 對大家比較有用
上傳時間： 2014-01-09
上傳用戶：baiom
資源簡介：用高速硬件語言VHDL設計的全功能數字鐘，經測試運行穩定
上傳時間： 2016-12-26
上傳用戶：wxhwjf
資源簡介：基于CPLD的數字通信系統2fsk 用VHDL形成2FSK信號
上傳時間： 2017-08-29
上傳用戶：manking0408
資源簡介：基于CPLD的數字通信系統 2fsk-2psk 用VHDL產生 2fsk-2psk信號
上傳時間： 2014-01-11
上傳用戶：xcy122677
資源簡介：基于CPLD的數字通信系統 2m序列 用VHDL產生 2m序列信號
上傳時間： 2014-01-10
上傳用戶：tianjinfan
資源簡介：基于CPLD的數字通信系統 ask序列 用VHDL產生 ask序列信號
上傳時間： 2017-08-29
上傳用戶：三人用菜
資源簡介：基于CPLD的數字通信系統曼切斯特用VHDL產生 曼切斯特信號
上傳時間： 2013-12-18
上傳用戶：源弋弋
資源簡介：基于VHDL的數字鐘，可以清零，置數，鬧鐘功能
上傳時間： 2017-07-26
上傳用戶：781502119
資源簡介：基于CPLD的數字圖像邊緣檢測算法的實現，VHDL源程序
上傳時間： 2015-12-11
上傳用戶：libenshu01
資源簡介：采用Verilog HDL語言編寫的多功能數字鐘，包括四個功能：時間顯示與設置、秒表、鬧鐘、日期顯示與設置，源代碼對FPGA和CPLD學習者價值很高，
上傳時間： 2016-03-21
上傳用戶：270189020
資源簡介：基于CPLD和VHDL的電子密碼鎖設計，畢業論文的PDF格式，可以參考一下
上傳時間： 2013-08-11
上傳用戶：qoovoop
資源簡介：基于CPLD的數字采集系統, 值得借鑒.
上傳時間： 2013-08-24
上傳用戶：元宵漢堡包
資源簡介：基于51單片機的多功能數字鐘。時間，年月日，多組鬧鐘，議程。且外接24C04的EEPROM后可保存設置。蜂鳴器由I/O口接三極管放大后驅動。
上傳時間： 2013-12-29
上傳用戶：dengzb84
資源簡介：1.高精度數字秒表（0.01秒的VHDL語言實現） 2.具有定時，暫停，按鍵隨機存儲，翻頁回放功能； 3.對30M時鐘分頻產生顯示掃描時鐘 4.精度高達0.01s,并且可以通過改變主頻來更改分頻比和記數間隔，可控性高。 5.模塊化設計，其中的許多函數可以成為VHDL語言...
上傳時間： 2015-08-16
上傳用戶：waitingfy
資源簡介：基于CPLD的棋類比賽計時時鐘,第一個CNT60實現秒鐘計時功能，第二個CNT60實現分鐘的計時功能，CTT3完成兩小時的計時功能。秒鐘計時模塊的進位端和開關K1相與提供分鐘的計時模塊使能，當秒種計時模塊計時到59時向分種計時模塊進位，同時自己清零。同理分種計時...
上傳時間： 2015-08-18
上傳用戶：aeiouetla
資源簡介：雙端口RAM的VHDL語言實現。完全在CPLD芯片上測試通過。可以實現對存儲器讀操作的同時對另外一個空間寫操作
上傳時間： 2015-10-15
上傳用戶：sunjet
