m3000設(shè)計(jì)流程，m3000軟件設(shè)計(jì)流程。
資源簡(jiǎn)介：m3000設(shè)計(jì)流程，m3000軟件設(shè)計(jì)流程。
上傳時(shí)間： 2013-12-26
上傳用戶(hù)：清風(fēng)冷雨
資源簡(jiǎn)介：FPGA設(shè)計(jì)流程指南，非常好的資料!特別是新手，認(rèn)真學(xué)習(xí)后，能使自已的水平提高。
上傳時(shí)間： 2013-07-24
上傳用戶(hù)：清風(fēng)冷雨
資源簡(jiǎn)介：QuartusII軟件設(shè)計(jì)流程:比較清楚的介紹了QuartusII軟件設(shè)計(jì)流程,適合初學(xué)者
上傳時(shí)間： 2013-06-02
上傳用戶(hù)：plsee
資源簡(jiǎn)介：華為FPGA設(shè)計(jì)流程指南.......華為FPGA設(shè)計(jì)流程指南
上傳時(shí)間： 2013-05-29
上傳用戶(hù)：1134473521
資源簡(jiǎn)介：FPGA設(shè)計(jì)流程指南\r\n介紹基本的設(shè)計(jì)方法
上傳時(shí)間： 2013-08-08
上傳用戶(hù)：佳期如夢(mèng)
資源簡(jiǎn)介：簡(jiǎn)單介紹FPGA設(shè)計(jì)流程，讓你10分鐘了解FPGA的設(shè)計(jì)流程。
上傳時(shí)間： 2013-08-10
上傳用戶(hù)：gaoqinwu
資源簡(jiǎn)介：VHDL FPGA 設(shè)計(jì)流程，基本原理和方法，比較全面。
上傳時(shí)間： 2013-08-12
上傳用戶(hù)：china97wan
資源簡(jiǎn)介：FPGA設(shè)計(jì)流程:全面了解fpga的開(kāi)發(fā)過(guò)程
上傳時(shí)間： 2013-08-15
上傳用戶(hù)：wanghui2438
資源簡(jiǎn)介：FPGA設(shè)計(jì)流程，相當(dāng)經(jīng)典，好東西大家分享
上傳時(shí)間： 2013-08-18
上傳用戶(hù)：daguogai
資源簡(jiǎn)介：華為FPGA設(shè)計(jì)流程指南:本部門(mén)所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和ASIC的原型驗(yàn)證。編寫(xiě)本流程的目的是：在于規(guī)范整個(gè)設(shè)計(jì)流程，實(shí)現(xiàn)開(kāi)發(fā)的合理性、一致性、高效性。形成風(fēng)格良好和完整的文檔。實(shí)現(xiàn)在FPGA不同廠家之間以及從FPGA到ASIC...
上傳時(shí)間： 2013-08-22
上傳用戶(hù)：shengyj12345
資源簡(jiǎn)介：1.3.5 嵌入微處理器的FPGA設(shè)計(jì)流程。
上傳時(shí)間： 2013-11-08
上傳用戶(hù)：ljj722
資源簡(jiǎn)介：1.3 FPGA的設(shè)計(jì)流程。
上傳時(shí)間： 2013-10-09
上傳用戶(hù)：lwwhust
資源簡(jiǎn)介： 電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BDTI）驗(yàn)證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的...
上傳時(shí)間： 2014-12-28
上傳用戶(hù)：18888888888
資源簡(jiǎn)介：ISE13[1].1_設(shè)計(jì)流程詳解
上傳時(shí)間： 2013-10-14
上傳用戶(hù)：hebmuljb
資源簡(jiǎn)介：Alter FPGA的設(shè)計(jì)流程以及DSP設(shè)計(jì).
上傳時(shí)間： 2013-11-13
上傳用戶(hù)：caixiaoxu26
資源簡(jiǎn)介：本部門(mén)所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和ASIC的原型驗(yàn)證。編寫(xiě)本流程的目的是： l???????? 在于規(guī)范整個(gè)設(shè)計(jì)流程，實(shí)現(xiàn)開(kāi)發(fā)的合理性、一致性、高效性。 l???????? 形成風(fēng)格良好和完整的文檔。 l???????? 實(shí)...
上傳時(shí)間： 2013-11-24
上傳用戶(hù)：xmsmh
資源簡(jiǎn)介：1.3.5 嵌入微處理器的FPGA設(shè)計(jì)流程。
上傳時(shí)間： 2015-01-01
上傳用戶(hù)：ghostparker
資源簡(jiǎn)介：1.3 FPGA的設(shè)計(jì)流程。
上傳時(shí)間： 2013-11-03
上傳用戶(hù)：xiehao13
資源簡(jiǎn)介： 電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BDTI）驗(yàn)證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的...
上傳時(shí)間： 2015-01-01
上傳用戶(hù)：sunshie
資源簡(jiǎn)介：ISE13[1].1_設(shè)計(jì)流程詳解
上傳時(shí)間： 2015-01-01
上傳用戶(hù)：kbnswdifs
資源簡(jiǎn)介：Alter FPGA的設(shè)計(jì)流程以及DSP設(shè)計(jì).
上傳時(shí)間： 2013-11-07
上傳用戶(hù)：dudu1210004
資源簡(jiǎn)介：本部門(mén)所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和ASIC的原型驗(yàn)證。編寫(xiě)本流程的目的是： l???????? 在于規(guī)范整個(gè)設(shè)計(jì)流程，實(shí)現(xiàn)開(kāi)發(fā)的合理性、一致性、高效性。 l???????? 形成風(fēng)格良好和完整的文檔。 l???????? 實(shí)...
上傳時(shí)間： 2013-11-09
上傳用戶(hù)：cc1015285075
資源簡(jiǎn)介：這是銀行讀卡器的設(shè)計(jì)資料。介紹了整個(gè)設(shè)計(jì)流程，還有芯片資料。希望對(duì)你有用。
上傳時(shí)間： 2014-01-24
上傳用戶(hù)：zhuyibin
資源簡(jiǎn)介：嵌入式軟件設(shè)計(jì)流程，主要講述當(dāng)前流行的嵌入式系統(tǒng)主要設(shè)計(jì)流程，包括系統(tǒng)啟動(dòng)。硬件設(shè)計(jì)等規(guī)范。
上傳時(shí)間： 2013-12-31
上傳用戶(hù)：15736969615
資源簡(jiǎn)介：altera的DSP設(shè)計(jì)流程簡(jiǎn)介 簡(jiǎn)單介紹了設(shè)計(jì)框圖
上傳時(shí)間： 2015-10-07
上傳用戶(hù)：6546544
資源簡(jiǎn)介：PHP留言本 設(shè)計(jì)流程： 1.需求分析： 留言本要是實(shí)現(xiàn)的功能是用戶(hù)留言，回復(fù)留言。顯示留言用戶(hù)的信息，顯示回復(fù)信息和回復(fù)信息的用戶(hù)信息。設(shè)計(jì)一個(gè)管理員管理留言功能。 2．?dāng)?shù)據(jù)庫(kù)設(shè)計(jì)： 在mysql下創(chuàng)建相應(yīng)的數(shù)據(jù)庫(kù)。 3.代碼編寫(xiě)： 使用php語(yǔ)言編寫(xiě)...
上傳時(shí)間： 2015-11-16
上傳用戶(hù)：wanghui2438
資源簡(jiǎn)介：華為FPGA設(shè)計(jì)流程指南，F(xiàn)PGA設(shè)計(jì)者、項(xiàng)目管理者必讀的文檔，看看別人是怎么做的。
上傳時(shí)間： 2013-11-26
上傳用戶(hù)：894898248
資源簡(jiǎn)介：本文主要論述了在windows環(huán)境下usb驅(qū)動(dòng)程序的設(shè)計(jì)流程和基本步驟以及相關(guān)usb協(xié)議的簡(jiǎn)介和usb系統(tǒng)架構(gòu)的簡(jiǎn)介。
上傳時(shí)間： 2014-10-14
上傳用戶(hù)：lwwhust
資源簡(jiǎn)介：DSP Builder設(shè)計(jì)初步,介紹Matlab/DSP Builder及其設(shè)計(jì)流程，正弦信號(hào)發(fā)生器完整的設(shè)計(jì)過(guò)程，以及使用Matlab、quartusII\modelsim詳細(xì)的仿真過(guò)程。
上傳時(shí)間： 2013-12-24
上傳用戶(hù)：nanfeicui
資源簡(jiǎn)介：軟件開(kāi)發(fā)過(guò)程 什么是用戶(hù)界面設(shè)計(jì) 用戶(hù)界面設(shè)計(jì)流程 通用界面規(guī)范 DEMO
上傳時(shí)間： 2016-01-15
上傳用戶(hù)：lingzhichao
