用VHDL語(yǔ)言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！
資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！
上傳時(shí)間： 2013-09-05
上傳用戶：龍飛艇
資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！
上傳時(shí)間： 2015-06-23
上傳用戶：vodssv
資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！
上傳時(shí)間： 2014-01-02
上傳用戶：Late_Li
資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的代碼，以供大家學(xué)習(xí)和交流，方便大家學(xué)習(xí)！
上傳時(shí)間： 2013-11-29
上傳用戶：jyycc
資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的時(shí)鐘顯示的源程序代碼
上傳時(shí)間： 2014-01-18
上傳用戶：123啊
資源簡(jiǎn)介：關(guān)于GR用C語(yǔ)言編寫的代碼
上傳時(shí)間： 2015-01-17
上傳用戶：wpt
資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的三人表決器，多數(shù)服從少數(shù)，或者一致通過(guò)。
上傳時(shí)間： 2014-01-11
上傳用戶：cc1915
資源簡(jiǎn)介：是一個(gè)用VHDL語(yǔ)言編寫的pwm程序，可以方便地用來(lái)和nios連接，實(shí)現(xiàn)對(duì)nios的功能擴(kuò)展。
上傳時(shí)間： 2015-04-04
上傳用戶：xiaohuanhuan
資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的FFT程序，有些參考價(jià)值哦
上傳時(shí)間： 2013-12-20
上傳用戶：lifangyuan12
資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的自動(dòng)售貨機(jī)程序，下載到EDA實(shí)驗(yàn)板上可實(shí)現(xiàn)基本的買貨售貨找零顯示總錢等功能。
上傳時(shí)間： 2015-04-30
上傳用戶：181992417
資源簡(jiǎn)介：這個(gè)是用VHDL語(yǔ)言編寫的除法器,僅僅供大家參考.
上傳時(shí)間： 2013-12-15
上傳用戶：金宜
資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的語(yǔ)言,可以利用MODELSIM進(jìn)行仿真.對(duì)于初學(xué)者,則更有參考價(jià)值.
上傳時(shí)間： 2015-05-14
上傳用戶：13188549192
資源簡(jiǎn)介：全加器的詳細(xì)設(shè)計(jì)思路和用VHDL語(yǔ)言編寫的詳細(xì)源代碼
上傳時(shí)間： 2014-01-12
上傳用戶：zhaiyanzhong
資源簡(jiǎn)介：這是一個(gè)用VHDL語(yǔ)言編寫的并口轉(zhuǎn)串口程序，在altera開(kāi)發(fā)系統(tǒng)下驗(yàn)證通過(guò)，運(yùn)用于開(kāi)發(fā)板與計(jì)算機(jī)之間的通信，源程序可以提供參考
上傳時(shí)間： 2014-12-21
上傳用戶：cylnpy
資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的LED顯示器驅(qū)動(dòng)電路的設(shè)計(jì)源程序
上傳時(shí)間： 2015-07-27
上傳用戶：cuiyashuo
資源簡(jiǎn)介：這是一個(gè)關(guān)于網(wǎng)絡(luò)安全的源代碼,它是用Java語(yǔ)言編寫的代碼.
上傳時(shí)間： 2013-12-20
上傳用戶：515414293
資源簡(jiǎn)介：這是一個(gè)關(guān)于手機(jī)短信的源代碼,是用Java語(yǔ)言編寫的代碼.
上傳時(shí)間： 2014-01-11
上傳用戶：wyc199288
資源簡(jiǎn)介：一個(gè)用VHDL語(yǔ)言編寫的全加器，是數(shù)字電路EDA設(shè)計(jì)的一個(gè)例子，可能不太特別，但是應(yīng)該可以用一下的。
上傳時(shí)間： 2014-10-29
上傳用戶：ayfeixiao
資源簡(jiǎn)介：這是用VHDL 語(yǔ)言編寫的參數(shù)可以直接設(shè)置的2n倍時(shí)鐘分頻器，在運(yùn)用時(shí)，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當(dāng)前工程便可以直接調(diào)用clk_div2n.bsf。
上傳時(shí)間： 2015-08-23
上傳用戶：xinyuzhiqiwuwu
資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的三位二進(jìn)制的乘法器，其原理是每位相乘后再錯(cuò)位相加
上傳時(shí)間： 2014-08-31
上傳用戶：66666
資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的兩個(gè)四位二進(jìn)制數(shù)相減，其結(jié)果會(huì)出現(xiàn)進(jìn)位
上傳時(shí)間： 2015-08-25
上傳用戶：daoxiang126
資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的串口通信程序 通過(guò)仿真驗(yàn)證
上傳時(shí)間： 2015-08-29
上傳用戶：bruce5996
資源簡(jiǎn)介：用VHDL語(yǔ)言編寫的異步通信控制器源代碼程序
上傳時(shí)間： 2014-01-23
上傳用戶：caixiaoxu26
資源簡(jiǎn)介：這是用VHDL語(yǔ)言編寫的一個(gè)DDS頻率合成器的源程序
上傳時(shí)間： 2013-12-27
上傳用戶：lijinchuan
資源簡(jiǎn)介：一個(gè)用VHDL語(yǔ)言編寫的加法器，希望大家能夠得到啟示。
上傳時(shí)間： 2014-02-22
上傳用戶：wanghui2438
資源簡(jiǎn)介：一個(gè)用VHDL語(yǔ)言編寫的譯碼器程序，希望學(xué)習(xí)的人能夠下載學(xué)習(xí)。
上傳時(shí)間： 2013-12-23
上傳用戶：as275944189
資源簡(jiǎn)介：一個(gè)用VHDL語(yǔ)言編寫的乘法器程序，望大家多多支持啊。
上傳時(shí)間： 2015-12-09
上傳用戶：hewenzhi
資源簡(jiǎn)介：一個(gè)用VHDL語(yǔ)言編寫的除法器程序，對(duì)從事硬件開(kāi)發(fā)的同志有幫助的。
上傳時(shí)間： 2015-12-09
上傳用戶：gmh1314
資源簡(jiǎn)介：一個(gè)用 VHDL語(yǔ)言編寫的冒泡法程序，希望對(duì)學(xué)習(xí)該語(yǔ)言的同學(xué)有幫助。
上傳時(shí)間： 2013-12-25
上傳用戶：daguda
資源簡(jiǎn)介：用 VHDL 語(yǔ)言編寫的1602的小程序
上傳時(shí)間： 2013-12-11
上傳用戶：waitingfy
