相 關(guān) 資 源

• UART轉(zhuǎn)I2C的Verilog HDL代碼免費(fèi)下載

  資源簡(jiǎn)介：UART轉(zhuǎn)I2C的Verilog HDL代碼，由北京郵電大學(xué)《VerilogHDL設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫

  標(biāo)簽： Verilog UART I2C HDL

  上傳時(shí)間： 2014-08-03

  上傳用戶：zhuoying119

• VGA實(shí)驗(yàn)的Verilog HDL代碼用于FPGA免費(fèi)下載

  資源簡(jiǎn)介：VGA實(shí)驗(yàn)的Verilog HDL代碼用于FPGA

  標(biāo)簽： Verilog FPGA VGA HDL

  上傳時(shí)間： 2014-12-07

  上傳用戶：天涯

• PWM的Verilog HDL代碼用于FPGA免費(fèi)下載

  資源簡(jiǎn)介：PWM的Verilog HDL代碼用于FPGA

  標(biāo)簽： Verilog FPGA PWM HDL

  上傳時(shí)間： 2013-12-22

  上傳用戶：zhanditian

• 包中包括, DW8051完整的Verilog HDL代碼 兩本手冊(cè): DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8免費(fèi)下載

  資源簡(jiǎn)介：包中包括, DW8051完整的Verilog HDL代碼 兩本手冊(cè): DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51論文: 基于IP 核的PSTN 短消息終端SoC 軟硬件協(xié)同設(shè)計(jì) Embedded TCP/ IP Chip Based on DW8051 Core ...

  標(biāo)簽： DesignWare 8051 Datasheet MacroCell

  上傳時(shí)間： 2013-12-21

  上傳用戶：yyq123456789

• 24C01A的Verilog HDL仿真代碼免費(fèi)下載

  資源簡(jiǎn)介：24C01A的Verilog HDL仿真代碼，用于I2C接口模塊的測(cè)試，由北京郵電大學(xué)《VerilogHDL設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫

  標(biāo)簽： Verilog 24C01A HDL 仿真

  上傳時(shí)間： 2016-03-03

  上傳用戶：jkhjkh1982

• FPGA/CPLD應(yīng)用,UART的Verilog HDL原碼免費(fèi)下載

  資源簡(jiǎn)介：FPGA/CPLD應(yīng)用,UART的Verilog HDL原碼

  標(biāo)簽： Verilog FPGA CPLD UART

  上傳時(shí)間： 2013-12-28

  上傳用戶：lizhizheng88

• 占用資源少的Verilog HDL UART接口；采用固定波特率115200免費(fèi)下載

  資源簡(jiǎn)介：占用資源少的Verilog HDL UART接口；采用固定波特率115200，可以修改程序中的分頻來修改波特率，模式為1個(gè)啟始位，8位數(shù)據(jù)位，1個(gè)停止位；帶1字節(jié)緩存；當(dāng)緩存空時(shí)輸出空信號(hào)

  標(biāo)簽： Verilog 115200 UART HDL

  上傳時(shí)間： 2013-12-28

  上傳用戶：kikye

• UART實(shí)驗(yàn)Verilog HDL代碼免費(fèi)下載

  資源簡(jiǎn)介：UART實(shí)驗(yàn)Verilog HDL代碼，用于FPGA

  標(biāo)簽： Verilog UART HDL 實(shí)驗(yàn)

  上傳時(shí)間： 2014-01-09

  上傳用戶：linlin

• I2C to GPIO Port expander的Verilog HDL 程序原碼免費(fèi)下載

  資源簡(jiǎn)介：I2C to GPIO Port expander的Verilog HDL 程序原碼，直接可在QUARTus環(huán)境下運(yùn)行。

  標(biāo)簽： expander Verilog GPIO Port

  上傳時(shí)間： 2016-05-19

  上傳用戶：1427796291

• UART pci 等Verilog HDL 代碼免費(fèi)下載

  資源簡(jiǎn)介：UART pci 等Verilog HDL 代碼

  標(biāo)簽： Verilog UART pci HDL

  上傳時(shí)間： 2014-02-24

  上傳用戶：waitingfy

• mult_para_recurs_8x8_2sC Verilog HDL代碼寫成的免費(fèi)下載

  資源簡(jiǎn)介：mult_para_recurs_8x8_2sC Verilog HDL代碼寫成的

  標(biāo)簽： mult_para_recurs Verilog HDL sC

  上傳時(shí)間： 2013-12-19

  上傳用戶：13160677563

• 用Verilog HDL代碼編寫的快速除法器免費(fèi)下載

  資源簡(jiǎn)介：用Verilog HDL代碼編寫的快速除法器，比較有用

  標(biāo)簽： Verilog HDL 代碼 編寫

  上傳時(shí)間： 2013-12-21

  上傳用戶：xfbs821

• I2C的Verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：I2C的Verilog代碼，轉(zhuǎn)載的他人的資料

  標(biāo)簽： Verilog I2C 代碼

  上傳時(shí)間： 2014-01-18

  上傳用戶：VRMMO

• 包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的Verilog HDL程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語(yǔ)言進(jìn)行綜合免費(fèi)下載

  資源簡(jiǎn)介：包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的Verilog HDL程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語(yǔ)言進(jìn)行綜合

  標(biāo)簽： Verilog VHDL HDL 計(jì)數(shù)器

  上傳時(shí)間： 2013-12-19

  上傳用戶：hopy

• 這是用于xilinx virtex-2 pro產(chǎn)品的誤碼儀方案Verilog HDL代碼免費(fèi)下載

  資源簡(jiǎn)介：這是用于xilinx virtex-2 pro產(chǎn)品的誤碼儀方案Verilog HDL代碼

  標(biāo)簽： Verilog xilinx virtex pro

  上傳時(shí)間： 2014-01-05

  上傳用戶：cooran

• FPGA開發(fā)板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實(shí)驗(yàn)的源碼。包括加法器、減法器、乘法器、多路選擇器等。免費(fèi)下載

  資源簡(jiǎn)介：FPGA開發(fā)板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實(shí)驗(yàn)的源碼。包括加法器、減法器、乘法器、多路選擇器等。

  標(biāo)簽： Verilog EP1C6F FPGA Mars

  上傳時(shí)間： 2014-11-10

  上傳用戶：15736969615

• 基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼免費(fèi)下載

  資源簡(jiǎn)介：基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對(duì)DDRSDRAM的簡(jiǎn)單控制（對(duì)一系列地址的寫入和讀取）。

  標(biāo)簽： DDRSDRAM Verilog Xilinx FPGA

  上傳時(shí)間： 2013-08-07

  上傳用戶：ainimao

• xilinx fpga 做VGA驅(qū)動(dòng)信號(hào)的Verilog原代碼,ise版本9.2免費(fèi)下載

  資源簡(jiǎn)介：xilinx fpga 做VGA驅(qū)動(dòng)信號(hào)的Verilog原代碼,ise版本9.2,

  標(biāo)簽： Verilog xilinx fpga VGA

  上傳時(shí)間： 2013-08-16

  上傳用戶：jasson5678

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： Verilog FPGA HDL 多功能

  上傳時(shí)間： 2013-08-18

  上傳用戶：問題問題

• Verilog HDL代碼免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL代碼，學(xué)習(xí)一顆看一下

  標(biāo)簽： Verilog HDL 代碼

  上傳時(shí)間： 2013-08-19

  上傳用戶：丶灬夏天

• 數(shù)值轉(zhuǎn)人民幣的程序c代碼免費(fèi)下載

  資源簡(jiǎn)介：數(shù)值轉(zhuǎn)人民幣的程序c代碼

  標(biāo)簽： 數(shù)值 代碼 程序

  上傳時(shí)間： 2015-01-19

  上傳用戶：kikye

• 用于計(jì)算CRC的Verilog HDL源碼免費(fèi)下載

  資源簡(jiǎn)介：用于計(jì)算CRC的Verilog HDL源碼

  標(biāo)簽： Verilog CRC HDL 計(jì)算

  上傳時(shí)間： 2015-02-07

  上傳用戶：569342831

• 我用過的Verilog HDL寫的SDRAM core源程序,經(jīng)過測(cè)試應(yīng)用免費(fèi)下載

  資源簡(jiǎn)介：我用過的Verilog HDL寫的SDRAM core源程序,經(jīng)過測(cè)試應(yīng)用

  標(biāo)簽： Verilog SDRAM core HDL

  上傳時(shí)間： 2015-03-31

  上傳用戶：15071087253

• 11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。免費(fèi)下載

  資源簡(jiǎn)介：11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。

  標(biāo)簽： Verilog HDL 11 13

  上傳時(shí)間： 2013-12-28

  上傳用戶：ouyangtongze

• 計(jì)算器芯片的Verilog實(shí)現(xiàn)代碼！ 時(shí)序仿真成功免費(fèi)下載

  資源簡(jiǎn)介：計(jì)算器芯片的Verilog實(shí)現(xiàn)代碼！ 時(shí)序仿真成功

  標(biāo)簽： Verilog 計(jì)算器 芯片 代碼

  上傳時(shí)間： 2015-05-10

  上傳用戶：三人用菜

• 是關(guān)于dct的Verilog HDL源代碼和測(cè)試程序免費(fèi)下載

  資源簡(jiǎn)介：是關(guān)于dct的Verilog HDL源代碼和測(cè)試程序

  標(biāo)簽： Verilog dct HDL 源代碼

  上傳時(shí)間： 2014-06-15

  上傳用戶：四只眼

• 這是arm7處理器的Verilog全代碼免費(fèi)下載

  資源簡(jiǎn)介：這是arm7處理器的Verilog全代碼，仔細(xì)研究一下，會(huì)對(duì)CPU和Verilog均有很大的裨益。

  標(biāo)簽： Verilog arm7 處理器 代碼

  上傳時(shí)間： 2013-12-08

  上傳用戶：Altman

• 本程序?qū)崿F(xiàn)的是ISA轉(zhuǎn)I2C的功能,絕對(duì)可用免費(fèi)下載

  資源簡(jiǎn)介：本程序?qū)崿F(xiàn)的是ISA轉(zhuǎn)I2C的功能,絕對(duì)可用

  標(biāo)簽： ISA I2C 程序

  上傳時(shí)間： 2015-09-08

  上傳用戶：zaizaibang

• 王金明的Verilog HDL程序集合免費(fèi)下載

  資源簡(jiǎn)介：王金明的Verilog HDL程序集合，包含各個(gè)常用的程序

  標(biāo)簽： Verilog HDL 程序

  上傳時(shí)間： 2013-11-26

  上傳用戶：星仔

• 基本運(yùn)算邏輯和它們的Verilog HDL模型免費(fèi)下載

  資源簡(jiǎn)介：基本運(yùn)算邏輯和它們的Verilog HDL模型

  標(biāo)簽： Verilog HDL 運(yùn)算 模型

  上傳時(shí)間： 2015-09-17

  上傳用戶：qw12