UART實驗Verilog HDL代碼,用于FPGA
資源簡介:UART實驗Verilog HDL代碼,用于FPGA
上傳時間: 2014-01-09
上傳用戶:linlin
資源簡介:PS2鼠標實驗Verilog HDL代碼
上傳時間: 2016-04-22
上傳用戶:helmos
資源簡介:PS2鍵盤實驗Verilog HDL代碼
上傳時間: 2016-04-22
上傳用戶:kernaling
資源簡介:UART轉I2C的Verilog HDL代碼,由北京郵電大學《VerilogHDL設計與EDA技術基礎》教師編寫
上傳時間: 2014-08-03
上傳用戶:zhuoying119
資源簡介:VGA實驗的Verilog HDL代碼用于FPGA
上傳時間: 2014-12-07
上傳用戶:天涯
資源簡介:UART pci 等Verilog HDL 代碼
上傳時間: 2014-02-24
上傳用戶:waitingfy
資源簡介:FPGA開發板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎實驗的源碼。包括加法器、減法器、乘法器、多路選擇器等。
上傳時間: 2014-11-10
上傳用戶:15736969615
資源簡介:Verilog HDL代碼,學習一顆看一下
上傳時間: 2013-08-19
上傳用戶:丶灬夏天
資源簡介:硬件UART源程序Verilog HDL,即相關文檔
上傳時間: 2015-04-25
上傳用戶:pompey
資源簡介:FPGA/CPLD應用,UART的Verilog HDL原碼
上傳時間: 2013-12-28
上傳用戶:lizhizheng88
資源簡介:PWM的Verilog HDL代碼用于FPGA
上傳時間: 2013-12-22
上傳用戶:zhanditian
資源簡介:mult_para_recurs_8x8_2sC Verilog HDL代碼寫成的
上傳時間: 2013-12-19
上傳用戶:13160677563
資源簡介:用Verilog HDL代碼編寫的快速除法器,比較有用
上傳時間: 2013-12-21
上傳用戶:xfbs821
資源簡介:Verilog HDL代碼,學習一顆看一下
上傳時間: 2014-01-15
上傳用戶:我干你啊
資源簡介:這是用于xilinx virtex-2 pro產品的誤碼儀方案Verilog HDL代碼
上傳時間: 2014-01-05
上傳用戶:cooran
資源簡介:包中包括, DW8051完整的Verilog HDL代碼 兩本手冊: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51論文: 基于IP 核的PSTN 短消息終端SoC 軟硬件協同設計 Embedded TCP/ IP Chip Based on DW8051 Core ...
上傳時間: 2013-12-21
上傳用戶:yyq123456789
資源簡介:UART using Verilog HDL
上傳時間: 2017-07-21
上傳用戶:haoxiyizhong
資源簡介:Verilog HDL 代碼綜合風格,非常適合初學者
上傳時間: 2013-12-03
上傳用戶:xaijhqx
資源簡介:Verilog HDL 程序 雙路脈沖發生器的代碼 包含了鍵盤控制,LED顯示,脈沖發生,脈沖頻率測量模塊 是我自己寫得,希望能對你有幫助,有問題可以mail:shaojunwu1@163.com
上傳時間: 2015-04-26
上傳用戶:wpt
資源簡介:UART Verilog HDL 實現
上傳時間: 2014-01-11
上傳用戶:PresidentHuang
資源簡介:鍵盤鼠標的原代碼,用FPGA實現,使用Verilog HDL編寫,已經使用FPGA驗正過了,完全可以用
上傳時間: 2013-12-12
上傳用戶:athjac
資源簡介:This Verilog HDL description implements a UART.
上傳時間: 2013-12-17
上傳用戶:wff
資源簡介:該工程是基于Verilog HDL 語言編寫的幀傳輸協議HDLC幀的發送端代碼,會用QUATUSII的人都應該知道如何使用,希望能給你帶來幫助
上傳時間: 2014-11-22
上傳用戶:3到15
資源簡介:該代碼中有不少關于學習Verilog HDL的例子,對初學者有幫助
上傳時間: 2013-12-19
上傳用戶:asdkin
資源簡介:Verilog HDL 基礎實驗源碼,比較實用
上傳時間: 2016-01-19
上傳用戶:lxm
資源簡介:Verilog HDL綜合實驗源代碼,比較實用
上傳時間: 2016-01-19
上傳用戶:tb_6877751
資源簡介:占用資源少的Verilog HDL UART接口;采用固定波特率115200,可以修改程序中的分頻來修改波特率,模式為1個啟始位,8位數據位,1個停止位;帶1字節緩存;當緩存空時輸出空信號
上傳時間: 2013-12-28
上傳用戶:kikye
資源簡介:實現簡單的UART功能,在QUARTUS4.0下編譯通過,采用Verilog HDL編寫.
上傳時間: 2013-12-18
上傳用戶:hfmm633
資源簡介:24C01A的Verilog HDL仿真代碼,用于I2C接口模塊的測試,由北京郵電大學《VerilogHDL設計與EDA技術基礎》教師編寫
上傳時間: 2016-03-03
上傳用戶:jkhjkh1982
資源簡介:UART串口通信程序 用Verilog HDL 編寫 可以有效應用于FPGA上
上傳時間: 2014-01-04
上傳用戶:頂得柱