基于ATMEGA16和DDS的信號發(fā)生器的代碼,內(nèi)含一個基于IAR集成開發(fā)環(huán)境的工程,可直接用IAR打開,編譯并燒入單片機,是本人花了半個月的一個成果
資源簡介:基于ATMEGA16和DDS的信號發(fā)生器的代碼,內(nèi)含一個基于IAR集成開發(fā)環(huán)境的工程,可直接用IAR打開,編譯并燒入單片機,是本人花了半個月的一個成果
上傳時間: 2013-12-17
上傳用戶:qw12
資源簡介:基于DDS的信號發(fā)生器的設(shè)計與開發(fā) The Design and Development of Function Generator Based on DDS
上傳時間: 2014-01-03
上傳用戶:stewart·
資源簡介:基于ATI公司的DDS器件AD9854芯片的信號發(fā)生器的驅(qū)動程序固件
上傳時間: 2016-03-22
上傳用戶:梧桐
資源簡介:闡述了基于TM S320VC5402DSP 實現(xiàn)信號發(fā)生器的設(shè)計原理和實現(xiàn)方法, 詳細(xì)介紹了所設(shè)計的信號發(fā)生器的 硬件電路結(jié)構(gòu)和程序設(shè)計流程圖。
上傳時間: 2014-01-17
上傳用戶:luopoguixiong
資源簡介:基于DDS的信號發(fā)生器的設(shè)計 能實現(xiàn)信號的檢測 是基于AT9300
上傳時間: 2014-01-13
上傳用戶:jichenxi0730
資源簡介:基于FPGA的移相式DDS正弦信號發(fā)生器的VHDL源代碼,壓縮包里是在Quartus里做的工程,F(xiàn)PGA用的是Cyclone1C3系列
上傳時間: 2014-02-18
上傳用戶:xaijhqx
資源簡介:1、????????????? 設(shè)計任務(wù)(1)?????????????????? 正弦波、三角波、方波、鋸齒波輸出頻率范圍:1KHZ~1MHZ(2)?????????????????? 具有頻率設(shè)置功能,頻率步驟:100HZ;(3)??????????????...
上傳時間: 2022-05-30
上傳用戶:
資源簡介:用C編寫的信號發(fā)生器的單片機程序,主要功能是能夠接收計算機串口發(fā)送的消息,然后根據(jù)發(fā)送過來的數(shù)據(jù)來修改信號發(fā)生器的輸出頻率和相位
上傳時間: 2015-10-15
上傳用戶:youmo81
資源簡介:采用fpga的hdl語言實現(xiàn)DDS的信號發(fā)生器的設(shè)計,性能與傳統(tǒng)相比明顯提高。
上傳時間: 2017-05-11
上傳用戶:a6697238
資源簡介:一款12F629的信號發(fā)生器的源程序,非常詳細(xì),對用PIC的朋友有幫助
上傳時間: 2015-12-18
上傳用戶:libinxny
資源簡介:該設(shè)計采用ADC0832實現(xiàn)了四種波形的信號發(fā)生器的設(shè)計,采用C語言編程~!
上傳時間: 2017-04-17
上傳用戶:qiao8960
資源簡介:本文提出了一種以直接數(shù)字頻率合成(DDS)技術(shù)為基礎(chǔ)的信號發(fā)生器的設(shè)計。采用單片機AT89C51 控制DDS 芯片AD9850 產(chǎn)生頻率可調(diào)的正弦信號,并通過低通濾波器得到純正的信號,最后經(jīng)過
上傳時間: 2013-04-24
上傳用戶:ruan2570406
資源簡介:【摘要】本文實現(xiàn)了基于Labview7.0的虛擬正弦,余弦,方波,鋸齒波,三角波信號發(fā)生器.可以根據(jù)需要,改變波形的頻率和幅值,保存波形的分析參數(shù)到指定文件,并介紹了基于USB數(shù)據(jù)采集卡的虛擬信號輸出。本論文首先簡介了虛擬函數(shù)信號發(fā)生器的開發(fā)平臺,及虛擬...
上傳時間: 2022-07-07
上傳用戶:
資源簡介:[摘要]本論文主要論述了基于Multisim多功能函數(shù)信號發(fā)生器的設(shè)計與仿真。函數(shù)信號發(fā)生器是一種廣泛應(yīng)用于工業(yè)生產(chǎn)、產(chǎn)品開發(fā)、科學(xué)研究等領(lǐng)域中比較常見的信號源。函數(shù)信號發(fā)生器的設(shè)計方法有很多,可以由專門的集成芯片設(shè)計產(chǎn)生,也可以由分立元件設(shè)計產(chǎn)生,...
上傳時間: 2022-07-21
上傳用戶:
資源簡介:為了降低傳統(tǒng)函數(shù)信號發(fā)生器成本,改善函數(shù)信號發(fā)生器低頻穩(wěn)定性,本文結(jié)合FPGA和51單片機設(shè)計并實現(xiàn)了產(chǎn)生以0.596Hz頻率精度各種函數(shù)信號。函數(shù)信號頻率、波形、幅度由51單片機控制,并用LCD顯示函數(shù)信號相關(guān)信息。本文設(shè)計的信號發(fā)生器易維護(hù)、可以軟件升級...
上傳時間: 2013-12-08
上傳用戶:long14578
資源簡介:基于FPGA和DDS技術(shù)的正弦信號發(fā)生器設(shè)計
上傳時間: 2014-01-18
上傳用戶:hzakao
資源簡介:基于FPGA和DDS技術(shù)的正弦信號發(fā)生器設(shè)計
上傳時間: 2013-10-23
上傳用戶:cjf0304
資源簡介:基于FPGA的DDS信號發(fā)生器的簡單實現(xiàn)。這種方法簡單可靠、控制方便,且具有很高的頻率分辨率和轉(zhuǎn)換速度,非常適合快速跳頻通信的要求。 DDS(直接數(shù)字合成)是近年來迅速發(fā)展起來的一種新的頻率合成方法。
上傳時間: 2013-08-13
上傳用戶:zl5712176
資源簡介:基于FPGA的DDS信號發(fā)生器的簡單實現(xiàn)。DDS(直接數(shù)字合成)是近年來迅速發(fā)展起來的一種新的頻率合成方法。這種方法簡單可靠、控制方便,且具有很高的頻率分辨率和轉(zhuǎn)換速度,非常適合快速跳頻通信的要求。
上傳時間: 2017-02-06
上傳用戶:caiiicc
資源簡介:該論文的工作主要分為兩部分,第一部分是介紹與數(shù)字高清晰度電視(HDTV)碼流發(fā)生器配套的信源解碼板的設(shè)計與實現(xiàn).信源解碼板是整個碼流發(fā)生器的重要組成部分,該論文在介紹相關(guān)標(biāo)準(zhǔn)MPEG-2和AC-3以及整個碼流發(fā)生器功能的基礎(chǔ)上提出了用ST公司的芯片組實現(xiàn)HDTV信...
上傳時間: 2013-04-24
上傳用戶:yoleeson
資源簡介:Verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊,DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波,頻率范圍為20Hz-5MHz,相位范圍為0°-359°,測量的數(shù)據(jù)通過引腳傳輸給單片機,單片機進(jìn)行計算和顯示。
上傳時間: 2013-08-28
上傳用戶:asdfasdfd
資源簡介:Verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊,DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波,頻率范圍為20Hz-5MHz,相位范圍為0°-359°,測量的數(shù)據(jù)通過引腳傳輸給單片機,單片機進(jìn)行計算和顯示。
上傳時間: 2013-12-09
上傳用戶:epson850
資源簡介:基于DDS技術(shù)的數(shù)控信號發(fā)生器的設(shè)計程序,也有兩種語言。
上傳時間: 2013-12-28
上傳用戶:cursor
資源簡介:基于AD9851的DDS信號發(fā)生器的c語言編程
上傳時間: 2013-12-06
上傳用戶:jeffery
資源簡介:這是基于陵陽單片機的一個正旋信號發(fā)生器的詳細(xì)電路原理圖,值得學(xué)習(xí)和參考
上傳時間: 2016-08-01
上傳用戶:xiaoxiang
資源簡介:基于51單片機和ad9850實現(xiàn)的信號發(fā)生器程序?qū)崿F(xiàn)輸出1k-1m步進(jìn)可調(diào)
上傳時間: 2013-12-20
上傳用戶:lanhuaying
資源簡介:SH501.C 基于單片機的信號發(fā)生器例程 SH502.C 低頻信號發(fā)生器的例程 需要加上數(shù)碼管的顯示程序:disp.C SH503.C 方波頻率的檢測和倍頻的程序 504 濾波原理和算法 不提供程序。在文章中分別給出不同的濾波算法和算法代碼。 SH505.C 神經(jīng)網(wǎng)絡(luò)在單片機中的...
上傳時間: 2017-02-05
上傳用戶:xaijhqx
資源簡介:基于FPGA的DDS正弦信號發(fā)生器,信號失真小,頻率穩(wěn)定,可調(diào)
上傳時間: 2013-12-22
上傳用戶:saharawalker
資源簡介:基于DDS技術(shù)的正弦信號發(fā)生器的設(shè)計pdf版格式
上傳時間: 2017-03-17
上傳用戶:cccole0605
資源簡介:本文以直接頻率合成和偽隨機碼的設(shè)計與實現(xiàn)為中心,對擴頻通信的基本理論、信號源的總體結(jié)構(gòu)、載波調(diào)制、濾波器設(shè)計等問題進(jìn)行了深入的分析和研究,并給出了模塊的硬件實現(xiàn)方案。 首先介紹了FPGA技術(shù)的發(fā)展和應(yīng)用,包括VHDL語言的基本語法結(jié)構(gòu)和FPGA器件的開...
上傳時間: 2013-04-24
上傳用戶:greethzhang