相 關(guān) 資 源

• 附件為數(shù)字IC可測性設(shè)計及其EDA流程免費下載

  資源簡介：附件為數(shù)字IC可測性設(shè)計及其EDA流程，有需要的朋友下

  標(biāo)簽： EDA 附件 數(shù)字IC 可測性設(shè)計

  上傳時間： 2014-01-06

  上傳用戶：小草123

• 基于FPGA的可測性設(shè)計方法研究免費下載

  資源簡介：現(xiàn)場可編程門陣列(FPGA)是一種現(xiàn)場可編程專用集成電路，它將門陣列的通用結(jié)構(gòu)與現(xiàn)場可編程的特性結(jié)合于一體，如今，F(xiàn)PGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應(yīng)用，它在數(shù)字系統(tǒng)中的作用日益變得重要，它所要求的準(zhǔn)確性也變得更高。因此，對...

  標(biāo)簽： FPGA 可測性設(shè)計 方法研究

  上傳時間： 2013-06-30

  上傳用戶：不挑食的老鼠

• PCB可測性設(shè)計布線規(guī)則之建議―從源頭改善可測率免費下載

  資源簡介：P C B 可測性設(shè)計布線規(guī)則之建議― ― 從源頭改善可測率PCB 設(shè)計除需考慮功能性與安全性等要求外，亦需考慮可生產(chǎn)與可測試。這里提供可測性設(shè)計建議供設(shè)計布線工程師參考。1. 每一個銅箔電路支點，至少需要一個可測試點。如無對應(yīng)的測試點，將可導(dǎo)致與之相關(guān)...

  標(biāo)簽： PCB 可測性設(shè)計 布線規(guī)則

  上傳時間： 2014-01-14

  上傳用戶：cylnpy

• 華為程序設(shè)計規(guī)范 1 排版 6 2 注釋 11 3 標(biāo)識符命名 18 4 可讀性 20 5 變量、結(jié)構(gòu) 22 6 函數(shù)、過程 28 7 可測性 36 8 程序效率 40 免費下載

  資源簡介：華為程序設(shè)計規(guī)范 1 排版 6 2 注釋 11 3 標(biāo)識符命名 18 4 可讀性 20 5 變量、結(jié)構(gòu) 22 6 函數(shù)、過程 28 7 可測性 36 8 程序效率 40 9 質(zhì)量保證 44 10 代碼編輯、編譯、審查 50 11 代碼測試、維護(hù) 52 12 宏 53

  標(biāo)簽： 程序 11 18 20

  上傳時間： 2015-12-24

  上傳用戶：ayfeixiao

• 華為內(nèi)部關(guān)于程序設(shè)計的一些規(guī)范,主要在標(biāo)識符的命名,程序可讀性,可測性,以及程序的效率和質(zhì)量進(jìn)行敘述.免費下載

  資源簡介：華為內(nèi)部關(guān)于程序設(shè)計的一些規(guī)范,主要在標(biāo)識符的命名,程序可讀性,可測性,以及程序的效率和質(zhì)量進(jìn)行敘述.

  標(biāo)簽： 程序 華為 程序設(shè)計 標(biāo)識符

  上傳時間： 2017-01-31

  上傳用戶：zhengjian

• 華為公司程序培訓(xùn)教材 1 排版 2 注釋 3 標(biāo)識符命名 4 可讀性 5 變量、結(jié)構(gòu) 6 函數(shù)、過程 7 可測性 8 程序效率 9 質(zhì)量保證 1免費下載

  資源簡介：華為公司程序培訓(xùn)教材 1 排版 2 注釋 3 標(biāo)識符命名 4 可讀性 5 變量、結(jié)構(gòu) 6 函數(shù)、過程 7 可測性 8 程序效率 9 質(zhì)量保證 10 代碼編輯、編譯、審查 11 代碼測試、維護(hù) 12 宏

  標(biāo)簽： 程序 華為公司 函數(shù) 培訓(xùn)教材

  上傳時間： 2014-01-25

  上傳用戶：huql11633

• 華為編程規(guī)范與范例：包括排版、注釋、標(biāo)識符命名、可讀性、變量、結(jié)構(gòu)、函數(shù)、過程、可測性、代碼編輯、編譯、審查免費下載

  資源簡介：華為編程規(guī)范與范例：包括排版、注釋、標(biāo)識符命名、可讀性、變量、結(jié)構(gòu)、函數(shù)、過程、可測性、代碼編輯、編譯、審查

  標(biāo)簽： 華為 函數(shù) 代碼 編程規(guī)范

  上傳時間： 2013-12-01

  上傳用戶：黃華強(qiáng)

• 數(shù)字存儲器和混合信號超大規(guī)模集成電路 本書系統(tǒng)地介紹了數(shù)字、存儲器和混合信號VLSI系統(tǒng)的測試和可測試性設(shè)計。該書是根據(jù)作者多年的科研成果和教學(xué)實踐免費下載

  資源簡介：數(shù)字存儲器和混合信號超大規(guī)模集成電路 本書系統(tǒng)地介紹了數(shù)字、存儲器和混合信號VLSI系統(tǒng)的測試和可測試性設(shè)計。該書是根據(jù)作者多年的科研成果和教學(xué)實踐，結(jié)合國際上關(guān)注的最新研究熱點并參考大量的文獻(xiàn)撰寫的。全書共分三個部分。第一部分是測試基礎(chǔ)，介紹...

  標(biāo)簽： VLSI 數(shù)字 存儲器 混合信號

  上傳時間： 2013-11-26

  上傳用戶：hullow

• 本書內(nèi)容提挈： ·通過基于組件的開發(fā)技術(shù)有效減少開發(fā)時間和成本 ·為可管理性、可靠性、靈活性和可移植性設(shè)計組件 ·使用最新的．NET技術(shù)調(diào)試應(yīng)用程序 ·創(chuàng)建和定制可復(fù)用的Web Browser免費下載

  資源簡介：本書內(nèi)容提挈： ·通過基于組件的開發(fā)技術(shù)有效減少開發(fā)時間和成本 ·為可管理性、可靠性、靈活性和可移植性設(shè)計組件 ·使用最新的．NET技術(shù)調(diào)試應(yīng)用程序 ·創(chuàng)建和定制可復(fù)用的Web Browser組件 ·開發(fā)、測試和安裝Web服務(wù)和Windows服務(wù) ·通過身份驗證和...

  標(biāo)簽： Browser NET Web 開發(fā)技術(shù)

  上傳時間： 2017-03-19

  上傳用戶：zhengzg

• 數(shù)字集成電路與嵌入式內(nèi)核系統(tǒng)可測試性設(shè)計（影印版）免費下載

  資源簡介：·書中包括的索引使你能夠根據(jù)自己的需要，直接閱讀你所關(guān)注的內(nèi)容。主要內(nèi)容包括：設(shè)計核心，關(guān)注嵌入核心和嵌入存儲器；系統(tǒng)集成和超大規(guī)模集成電路的設(shè)計問題；AC掃描、正常速度掃描和嵌入式可測試性設(shè)計；內(nèi)建、自測試、含內(nèi)存BIST、邏輯BIST及掃描BIST；...

  標(biāo)簽： 數(shù)字集成電路 嵌入式 內(nèi)核

  上傳時間： 2013-04-24

  上傳用戶：sjb555

• SMT印制電路板的可制造性設(shè)計與審核 ppt免費下載

  資源簡介：SMT印制電路板的可制造性設(shè)計與審核 ppt

  標(biāo)簽： SMT 印制電路板 可制造性

  上傳時間： 2013-06-27

  上傳用戶：eeworm

• SMT印制電路板的可制造性設(shè)計與審核-296頁-8.9M-ppt.rar免費下載

  資源簡介：專輯類----PCB及CAD相關(guān)資料專輯 SMT印制電路板的可制造性設(shè)計與審核-296頁-8.9M-ppt.rar

  標(biāo)簽： M-ppt SMT 296 8.9

  上傳時間： 2013-05-30

  上傳用戶：wsh1985810

• SMT印制電路板的可制造性設(shè)計與審核-296頁-8.9M-ppt.ppt免費下載

  資源簡介：專輯類-PCB及CAD相關(guān)資料專輯-174冊-3.19G SMT印制電路板的可制造性設(shè)計與審核-296頁-8.9M-ppt.ppt

  標(biāo)簽： M-ppt SMT 296 8.9

  上傳時間： 2013-08-01

  上傳用戶：wyaqy

• PCB可制造性設(shè)計免費下載

  資源簡介：在pcb設(shè)計中，對于可制造性設(shè)計需要認(rèn)真對待，值得大家學(xué)習(xí)

  標(biāo)簽： PCB 可制造性

  上傳時間： 2013-06-07

  上傳用戶：dialouch

• 通孔插裝PCB的可制造性設(shè)計免費下載

  資源簡介：對于電子產(chǎn)品設(shè)計師尤其是線路板設(shè)計人員來說，產(chǎn)品的可制造性設(shè)計（Design For Manufacture，簡稱DFM）是一個必須要考慮的因素，如果線路板設(shè)計不符合可制造性設(shè)計要求，將大大降低產(chǎn)品的生產(chǎn)效率，嚴(yán)重的情況下甚至?xí)?dǎo)致所設(shè)計的產(chǎn)品根本無法制造出來。目...

  標(biāo)簽： PCB 通孔插裝 可制造性

  上傳時間： 2013-11-07

  上傳用戶：refent

• 通孔插裝PCB的可制造性設(shè)計免費下載

  資源簡介：對于電子產(chǎn)品設(shè)計師尤其是線路板設(shè)計人員來說，產(chǎn)品的可制造性設(shè)計（Design For Manufacture，簡稱DFM）是一個必須要考慮的因素，如果線路板設(shè)計不符合可制造性設(shè)計要求，將大大降低產(chǎn)品的生產(chǎn)效率，嚴(yán)重的情況下甚至?xí)?dǎo)致所設(shè)計的產(chǎn)品根本無法制造出來。目...

  標(biāo)簽： PCB 通孔插裝 可制造性

  上傳時間： 2013-10-26

  上傳用戶：gaome

• PCB可制造性設(shè)計探討 Discuss on Manufacturable P C B Design PCB可制造性設(shè)計探討免費下載

  資源簡介：PCB可制造性設(shè)計探討 Discuss on Manufacturable P C B Design PCB可制造性設(shè)計探討

  標(biāo)簽： Manufacturable PCB Discuss Design

  上傳時間： 2015-08-07

  上傳用戶：dave520l

• 本規(guī)范的內(nèi)容包括：排版、注釋、標(biāo)識符命名、變量使用、代碼可測性、程序效率、質(zhì)量保證、代碼編譯、單元測試、程序版本與維護(hù)等。規(guī)范寫代碼免費下載

  資源簡介：本規(guī)范的內(nèi)容包括：排版、注釋、標(biāo)識符命名、變量使用、代碼可測性、程序效率、質(zhì)量保證、代碼編譯、單元測試、程序版本與維護(hù)等。規(guī)范寫代碼，好處多多。

  標(biāo)簽： 代碼 程序 排版 變量

  上傳時間： 2013-12-23

  上傳用戶：我們的船長

• 中國科學(xué)院計算所李曉維研究員的VLSI測試與可測試性設(shè)計講義免費下載

  資源簡介：中國科學(xué)院計算所李曉維研究員的VLSI測試與可測試性設(shè)計講義

  標(biāo)簽： VLSI 中國科學(xué)院 計算 測試

  上傳時間： 2016-02-05

  上傳用戶：362279997

• SMT印制電路板的可制造性設(shè)計與審核 296頁 8.9M.ppt免費下載

  資源簡介：PCB及CAD相關(guān)資料專輯 174冊 3.19GSMT印制電路板的可制造性設(shè)計與審核 296頁 8.9M.ppt

  標(biāo)簽：

  上傳時間： 2014-05-05

  上傳用戶：時代將軍

• CPU可測試性設(shè)計免費下載

  資源簡介：可測試性設(shè)計（Design-For-Testability，DFT）已經(jīng)成為芯片設(shè)計中不可或缺的重要組成部分。它通過在芯片的邏輯設(shè)計中加入測試邏輯提高芯片的可測試性。在高性能通用 CPU 的設(shè)計中，可測試性設(shè)計技術(shù)得到了廣泛的應(yīng)用。本文結(jié)合幾款流行的 CPU，綜述了可應(yīng)用于...

  標(biāo)簽： 可測試性設(shè)計 CPU

  上傳時間： 2021-10-15

  上傳用戶：

• 基于VHDL的數(shù)字競賽搶答器的設(shè)計及其仿真免費下載

  資源簡介：基于VHDL的數(shù)字競賽搶答器的設(shè)計及其仿真

  標(biāo)簽： VHDL 數(shù)字 搶答器 仿真

  上傳時間： 2017-05-10

  上傳用戶：1109003457

• 數(shù)字集成電路：電路系統(tǒng)與設(shè)計(第二版).pdf免費下載

  資源簡介：《數(shù)字集成電路:電路、系統(tǒng)與設(shè)計(第二版) 》，電子工業(yè)出版社出版，外文書名: Digital Integrated Circuits:A Design Perspective,Second Edition，作者：簡·M.拉貝艾 (Jan M.Rahaey) (作者), Anantha Chandrakasan (作者), Borivoje Nikolic (作者), 周潤...

  標(biāo)簽： 數(shù)字集成電路 電路系統(tǒng)

  上傳時間： 2022-05-13

  上傳用戶：zhaiyawei

• 集成電路設(shè)計制造中EDA工具實用教程免費下載

  資源簡介：《集成電路設(shè)計制造中EDA工具實用教程》共17章，分為三個部分。第一部分介紹半導(dǎo)體工藝和半導(dǎo)體器件仿真工具，分別介紹了Synopsys公司的TSUPREM4/MEDICI，ISE TCAD和Silvaco公司的Athena/Atlas等TCAD工具及其使用，并以ESD靜電放電防護(hù)器件的設(shè)計及驗證為實例...

  標(biāo)簽： 集成電路 EDA

  上傳時間： 2022-07-16

  上傳用戶：zhaiyawei

• 基于FPGA的邊界掃描控制器的設(shè)計免費下載

  資源簡介：隨著印制電路板功能的日益增強(qiáng)，結(jié)構(gòu)日趨復(fù)雜，系統(tǒng)中各個功能單元之間的連線間距越來越細(xì)密，基于探針的電路系統(tǒng)測試方法已經(jīng)很難滿足現(xiàn)在的測試需要。邊界掃描測試(BST)技術(shù)通過將邊界掃描寄存器單元安插在集成電路內(nèi)部的每個引腳上，相當(dāng)于設(shè)置了施加激勵...

  標(biāo)簽： FPGA 邊界掃描 控制器

  上傳時間： 2013-07-20

  上傳用戶：hewenzhi

• FPGA的邊界掃描測試方法研究免費下載

  資源簡介：現(xiàn)場可編程門陣列(FPGA)是一種新型器件,它將門陣列的通用結(jié)構(gòu)與現(xiàn)場可編程的特性結(jié)合于一體.如今,FPGA系列器件已成為最受歡迎的器件之一.隨著FPGA器件的廣泛應(yīng)用,它在數(shù)字系統(tǒng)中的作用日益變得重要,它所要求的準(zhǔn)確性也變得更高.因此,對FPGA器件的故障測試和故...

  標(biāo)簽： FPGA 邊界掃描 測試 方法研究

  上傳時間： 2013-08-06

  上傳用戶：mdrd3080

• Verilog HDL高級數(shù)字設(shè)計免費下載

  資源簡介：·作者：[美]Michael D.Ciletti出版社：電子工業(yè)出版社?內(nèi)容簡介：本書通過大量完整的實例講解了使用VerilogHDL進(jìn)行超大規(guī)模集成電路設(shè)計的結(jié)構(gòu)化建模方法、關(guān)鍵步驟和設(shè)計驗證方法等實用內(nèi)容。全書共分11章，涵蓋了建模、結(jié)構(gòu)平衡、功能驗證、故障模擬和邏...

  標(biāo)簽： Verilog nbsp HDL 數(shù)字設(shè)計

  上傳時間： 2013-06-19

  上傳用戶：PresidentHuang

• 一種片上系統(tǒng)復(fù)位電路的設(shè)計免費下載

  資源簡介：設(shè)計了一種片上系統(tǒng)（SoC）復(fù)位電路。該電路能對外部輸入信號進(jìn)行同步化處理以抑制亞穩(wěn)態(tài)，采用多級D觸發(fā)器進(jìn)行濾波提升抗干擾能力，并且控制產(chǎn)生系統(tǒng)所需的復(fù)位時序以滿足軟硬件協(xié)同設(shè)計需求。同時，完成了可測性設(shè)計（DFT）。基于Xilinx spartan-6 FPGA進(jìn)行...

  標(biāo)簽： 片上系統(tǒng) 復(fù)位電路

  上傳時間： 2014-12-29

  上傳用戶：guojin_0704

• 用于SoC設(shè)計的DFT和BIST免費下載

  資源簡介：用于SoC設(shè)計的DFT和BIST，講解了在SOC設(shè)計中需要考慮的可測性設(shè)計問題

  標(biāo)簽： BIST SoC DFT

  上傳時間： 2016-10-28

  上傳用戶：亞亞娟娟123

• （網(wǎng)盤）PCB資料合集免費下載

  資源簡介：|- 怎樣做一塊好的PCB板.pdf - 187.00 kB|- 一款小板的mp3PCB.RAR - 110.00 kB|- 完美PCB封裝庫.zip - 394.00 kB|- 上海貝爾PCB設(shè)計規(guī)范.pdf - 646.00 kB|- 考慮EMC的PCB設(shè)計.pdf - 11.30 MB|- 華為的經(jīng)典PCB教程.pdf - 475.00 kB|- 華為PCB的EMC設(shè)計指南.pdf...

  標(biāo)簽： pcb

  上傳時間： 2022-06-06

  上傳用戶：XuVshu