相 關(guān) 資 源

• 一個(gè)關(guān)于聲音處理的Verilog語言編寫的解碼芯片免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)關(guān)于聲音處理的Verilog語言編寫的解碼芯片，可以用于FPGA處理芯片的IP核，歡迎大家來用。

  標(biāo)簽： Verilog 音處理 語言 編寫

  上傳時(shí)間： 2015-06-22

  上傳用戶：jcljkh

• 這個(gè)是由《Visual C++ 6.0實(shí)例教程》源代碼教材里的一個(gè)關(guān)于簡(jiǎn)單處理文字內(nèi)容(增加刪除)的一個(gè)程序!都是自己編寫,且已調(diào)試!免費(fèi)下載

  資源簡(jiǎn)介：這個(gè)是由《Visual C++ 6.0實(shí)例教程》源代碼教材里的一個(gè)關(guān)于簡(jiǎn)單處理文字內(nèi)容(增加刪除)的一個(gè)程序!都是自己編寫,且已調(diào)試!

  標(biāo)簽： Visual 6.0 教程 教材

  上傳時(shí)間： 2015-11-17

  上傳用戶：363186

• 一個(gè)用Verilog語言編寫的用來模擬交通信號(hào)燈的程序免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用Verilog語言編寫的用來模擬交通信號(hào)燈的程序，包含測(cè)試文件

  標(biāo)簽： Verilog 語言 編寫 模擬

  上傳時(shí)間： 2013-12-10

  上傳用戶：pinksun9

• MONA是為數(shù)不多的C++語言編寫的一個(gè)很小的操作系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：MONA是為數(shù)不多的C++語言編寫的一個(gè)很小的操作系統(tǒng)，這里是它的源代碼。mona的可執(zhí)行文件的格式其實(shí)是PE格式的，和windows可執(zhí)行文件的格式一樣。 為了能放在軟盤的1.44M空間里，那些*.ex2 等都經(jīng)過了壓縮。可以用winrar解壓，然后用PE工具查看文件的進(jìn)口表...

  標(biāo)簽： MONA 語言 編寫 操作系統(tǒng)

  上傳時(shí)間： 2015-09-02

  上傳用戶：jkhjkh1982

• 用Verilog語言編寫的FPGA控制PWM的程序免費(fèi)下載

  資源簡(jiǎn)介：用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡(jiǎn)單試驗(yàn),可用.沒有經(jīng)過長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!

  標(biāo)簽： Verilog FPGA PWM 語言

  上傳時(shí)間： 2013-08-16

  上傳用戶：梧桐

• 這是一個(gè)比較完整的java語言編寫的文件系統(tǒng)程序免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)比較完整的java語言編寫的文件系統(tǒng)程序，有8個(gè)基本功能，要求設(shè)計(jì)一個(gè)N個(gè)用戶的文件系統(tǒng)，每次用戶可以保存M個(gè)文件，用戶在一次運(yùn)行中只能打開一個(gè)文件，對(duì)文件必須設(shè)置保護(hù)措施。且至少有Create,Delete,Open,Read,Write等命令。

  標(biāo)簽： java 比較 文件系統(tǒng) 語言

  上傳時(shí)間： 2015-05-01

  上傳用戶：戀天使569

• 使用Verilog語言編寫的數(shù)字鐘程序.有慢校時(shí),快校時(shí),鬧鐘等功能.免費(fèi)下載

  資源簡(jiǎn)介：使用Verilog語言編寫的數(shù)字鐘程序.有慢校時(shí),快校時(shí),鬧鐘等功能.

  標(biāo)簽： Verilog 校時(shí) 語言 編寫

  上傳時(shí)間： 2014-01-26

  上傳用戶：417313137

• 用Verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)免費(fèi)下載

  資源簡(jiǎn)介：用Verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)

  標(biāo)簽： Verilog fpga 語言 編寫

  上傳時(shí)間： 2015-06-13

  上傳用戶：wanqunsheng

• 用Verilog語言編寫的看門狗模塊modulewdt免費(fèi)下載

  資源簡(jiǎn)介：用Verilog語言編寫的看門狗模塊modulewdt

  標(biāo)簽： modulewdt Verilog 語言 編寫

  上傳時(shí)間： 2013-12-23

  上傳用戶：jjj0202

• Verilog語言編寫的FPGA代碼。功能為pc機(jī)通過epp不斷寫數(shù)到sram中免費(fèi)下載

  資源簡(jiǎn)介：Verilog語言編寫的FPGA代碼。功能為pc機(jī)通過epp不斷寫數(shù)到sram中，然后pc發(fā)送中斷信號(hào)打斷寫過程讀取sram中的數(shù)據(jù)。rar包中包含epp協(xié)議，模塊文件和測(cè)試文件（test）。

  標(biāo)簽： Verilog FPGA sram epp

  上傳時(shí)間： 2013-12-17

  上傳用戶：1966640071

• 此程序?yàn)榇型ㄐ懦绦?采用Verilog語言編寫的,經(jīng)過仿真驗(yàn)證已經(jīng)通過.免費(fèi)下載

  資源簡(jiǎn)介：此程序?yàn)榇型ㄐ懦绦?采用Verilog語言編寫的,經(jīng)過仿真驗(yàn)證已經(jīng)通過.

  標(biāo)簽： Verilog 程序 串行通信 仿真驗(yàn)證

  上傳時(shí)間： 2013-12-23

  上傳用戶：yzy6007

• Verilog語言編寫的LDPC編碼程序免費(fèi)下載

  資源簡(jiǎn)介：Verilog語言編寫的LDPC編碼程序

  標(biāo)簽： Verilog LDPC 語言 編寫

  上傳時(shí)間： 2016-05-09

  上傳用戶：hakim

• 用Verilog語言編寫的神經(jīng)元權(quán)值連接的源代碼,供大家享用,但是注釋很少.免費(fèi)下載

  資源簡(jiǎn)介：用Verilog語言編寫的神經(jīng)元權(quán)值連接的源代碼,供大家享用,但是注釋很少.

  標(biāo)簽： Verilog 語言 編寫 源代碼

  上傳時(shí)間： 2014-01-15

  上傳用戶：731140412

• 這是我用Verilog語言編寫的矩陣鍵盤源程序免費(fèi)下載

  資源簡(jiǎn)介：這是我用Verilog語言編寫的矩陣鍵盤源程序

  標(biāo)簽： Verilog 語言 編寫 矩陣鍵盤

  上傳時(shí)間： 2016-07-28

  上傳用戶：trepb001

• 這是分別用vhdl和Verilog語言編寫的源程序免費(fèi)下載

  資源簡(jiǎn)介：這是分別用vhdl和Verilog語言編寫的源程序，里邊還附上了生成的電路器件圖。

  標(biāo)簽： Verilog vhdl 分 語言

  上傳時(shí)間： 2014-01-23

  上傳用戶：123456wh

• Verilog語言編寫的多處理器的程序代碼免費(fèi)下載

  資源簡(jiǎn)介：Verilog語言編寫的多處理器的程序代碼，用QII直接打開即可

  標(biāo)簽： Verilog 語言 編寫 多處理器

  上傳時(shí)間： 2013-12-26

  上傳用戶：電子世界

• 用Verilog語言編寫的實(shí)現(xiàn)NAND Flash塊的控制存取以及同步的FIFO的控制免費(fèi)下載

  資源簡(jiǎn)介：用Verilog語言編寫的實(shí)現(xiàn)NAND Flash塊的控制存取以及同步的FIFO的控制

  標(biāo)簽： Verilog Flash NAND FIFO

  上傳時(shí)間： 2014-01-23

  上傳用戶：Yukiseop

• 用Verilog語言編寫的電子琴程序.用GW48教學(xué)實(shí)驗(yàn)箱仿真的免費(fèi)下載

  資源簡(jiǎn)介：用Verilog語言編寫的電子琴程序.用GW48教學(xué)實(shí)驗(yàn)箱仿真的

  標(biāo)簽： Verilog GW 48 語言

  上傳時(shí)間： 2016-09-24

  上傳用戶：梧桐

• 用Verilog語言編寫的電子鐘程序.是用GW48教學(xué)實(shí)驗(yàn)箱仿真免費(fèi)下載

  資源簡(jiǎn)介：用Verilog語言編寫的電子鐘程序.是用GW48教學(xué)實(shí)驗(yàn)箱仿真

  標(biāo)簽： Verilog GW 48 語言

  上傳時(shí)間： 2016-09-24

  上傳用戶：gaojiao1999

• 用Verilog語言編寫的4位算術(shù)邏輯單元ALU,功能參考74181免費(fèi)下載

  資源簡(jiǎn)介：用Verilog語言編寫的4位算術(shù)邏輯單元ALU,功能參考74181，包含.v文件以及測(cè)試用.vwf文件

  標(biāo)簽： Verilog 74181 ALU 語言

  上傳時(shí)間： 2016-09-28

  上傳用戶：1583060504

• Verilog語言編寫的電話計(jì)費(fèi)系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：Verilog語言編寫的電話計(jì)費(fèi)系統(tǒng)，這只是源代碼，需要在quartusII等軟件下運(yùn)用

  標(biāo)簽： Verilog 語言 編寫 電話

  上傳時(shí)間： 2014-01-10

  上傳用戶：manking0408

• 用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡(jiǎn)單試驗(yàn),可用.沒有經(jīng)過長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!免費(fèi)下載

  資源簡(jiǎn)介：用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡(jiǎn)單試驗(yàn),可用.沒有經(jīng)過長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!

  標(biāo)簽： Verilog FPGA PWM 語言

  上傳時(shí)間： 2014-12-08

  上傳用戶：ouyangtongze

• 這是一個(gè)簡(jiǎn)單的C語言編寫的通訊錄代碼。簡(jiǎn)單易懂免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)簡(jiǎn)單的C語言編寫的通訊錄代碼。簡(jiǎn)單易懂，可以是實(shí)習(xí)上好好利用

  標(biāo)簽： C語言 編寫 代碼 通訊

  上傳時(shí)間： 2013-12-16

  上傳用戶：zm7516678

• 利用linux環(huán)境下的C語言編寫的一個(gè)并行算法的簡(jiǎn)單程序免費(fèi)下載

  資源簡(jiǎn)介：利用linux環(huán)境下的C語言編寫的一個(gè)并行算法的簡(jiǎn)單程序

  標(biāo)簽： linux C語言 環(huán)境 并行算法

  上傳時(shí)間： 2017-01-15

  上傳用戶：yuanyuan123

• 使用Verilog語言編寫的使用SPI總線設(shè)置頻率LM2346,可通過設(shè)置其R寄存器對(duì)其輸出頻率進(jìn)行設(shè)置（需相應(yīng)的射頻電路相配合）。免費(fèi)下載

  資源簡(jiǎn)介：使用Verilog語言編寫的使用SPI總線設(shè)置頻率LM2346,可通過設(shè)置其R寄存器對(duì)其輸出頻率進(jìn)行設(shè)置（需相應(yīng)的射頻電路相配合）。

  標(biāo)簽： Verilog 2346 SPI LM

  上傳時(shí)間： 2017-04-08

  上傳用戶：二驅(qū)蚊器

• 這個(gè)是用Verilog語言編寫的基于FPGA的交通燈控制器免費(fèi)下載

  資源簡(jiǎn)介：這個(gè)是用Verilog語言編寫的基于FPGA的交通燈控制器，分別控制四個(gè)方向上的交通燈的通斷

  標(biāo)簽： Verilog FPGA 語言 編寫

  上傳時(shí)間： 2017-06-12

  上傳用戶：hfmm633

• 這是Verilog語言編寫的程序,可在FPGA板上運(yùn)行.有很大的作用.謝謝.免費(fèi)下載

  資源簡(jiǎn)介：這是Verilog語言編寫的程序,可在FPGA板上運(yùn)行.有很大的作用.謝謝.

  標(biāo)簽： Verilog FPGA 語言 編寫

  上傳時(shí)間： 2017-09-10

  上傳用戶：qiao8960

• 采用用Verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼免費(fèi)下載

  資源簡(jiǎn)介：采用用Verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈

  標(biāo)簽： Verilog

  上傳時(shí)間： 2022-05-22

  上傳用戶：

• DM,ADM,DPCM,ADPCM.LP,PARCAR等語音壓縮的算法,此為adpcm的c語言編寫的程序免費(fèi)下載

  資源簡(jiǎn)介：DM,ADM,DPCM,ADPCM.LP,PARCAR等語音壓縮的算法,此為adpcm的c語言編寫的程序

  標(biāo)簽： PARCAR ADPCM adpcm DPCM

  上傳時(shí)間： 2014-01-22

  上傳用戶：lvzhr

• 運(yùn)籌學(xué)非線性規(guī)劃的c語言編寫的外點(diǎn)懲罰函數(shù)法子程序免費(fèi)下載

  資源簡(jiǎn)介：運(yùn)籌學(xué)非線性規(guī)劃的c語言編寫的外點(diǎn)懲罰函數(shù)法子程序

  標(biāo)簽： 運(yùn)籌學(xué) c語言 編寫 函數(shù)

  上傳時(shí)間： 2014-05-28

  上傳用戶：kiklkook