verilog hdl編寫,六段流水線CPU.程序完整,功能強驚。分為多模塊編寫
資源簡介:verilog hdl編寫,六段流水線CPU.程序完整,功能強驚。分為多模塊編寫
上傳時間: 2013-12-10
上傳用戶:
資源簡介:用verilog hdl編寫的VGA顯示驅動程序
上傳時間: 2013-12-09
上傳用戶:banyou
資源簡介:這是一個verilog hdl編寫的RISC CPU的程序,該程序共10個子程序,實現了簡單的RISC CPU,可供初學者參考,學習硬件描述語言,及設計方法。該程序通過了modelsim仿真驗證。
上傳時間: 2015-03-26
上傳用戶:qiao8960
資源簡介:verilog hdl編寫的CPU模型,很經典,比較通用
上傳時間: 2013-12-24
上傳用戶:龍飛艇
資源簡介:LCD的驅動程序 用verilog hdl 編寫 可以用于FPGA上 經過測試 可以使用
上傳時間: 2013-11-29
上傳用戶:頂得柱
資源簡介:verilog hdl編寫的四位數碼管動態顯示程序,外圍電路用CPLD來實現
上傳時間: 2016-06-12
上傳用戶:米卡
資源簡介:verilog hdl 編寫的CY7C68013 SLAVE FIFO接口程序,實際測試可用。可以直接跟上位機連接,傳輸數據。
上傳時間: 2016-10-13
上傳用戶:ljmwh2000
資源簡介:verilog hdl編寫的4條指令CPU
上傳時間: 2014-01-27
上傳用戶:Ants
資源簡介:用verilog hdl編寫的基于fpga的動態數碼管顯示程序。
上傳時間: 2017-07-09
上傳用戶:13681659100
資源簡介:verilog hdl 編寫的PWM,是初學CPLD者入門Z資源,epm7128stc100-10
上傳時間: 2013-08-30
上傳用戶:aa54
資源簡介:鍵盤鼠標的原代碼,用FPGA實現,使用verilog hdl編寫,已經使用FPGA驗正過了,完全可以用
上傳時間: 2013-12-12
上傳用戶:athjac
資源簡介:verilog hdl編寫的總線功能模型,十分有用,需要的下載
上傳時間: 2013-12-20
上傳用戶:ls530720646
資源簡介:計數器 同步異步預置數清零 verilog hdl 編寫
上傳時間: 2013-12-18
上傳用戶:鳳臨西北
資源簡介:verilog hdl編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。
上傳時間: 2014-01-15
上傳用戶:lanwei
資源簡介:verilog hdl 編寫的PWM,是初學CPLD者入門Z資源,epm7128stc100-10
上傳時間: 2015-09-05
上傳用戶:gdgzhym
資源簡介:verilog-hdl編寫規范-非常全,非常適合初學者
上傳時間: 2013-12-22
上傳用戶:aappkkee
資源簡介:verilog hdl編寫的出租車計費系統
上傳時間: 2015-11-20
上傳用戶:nanshan
資源簡介:實現簡單的UART功能,在QUARTUS4.0下編譯通過,采用verilog hdl編寫.
上傳時間: 2013-12-18
上傳用戶:hfmm633
資源簡介:用Vhdl編寫的簡單的CPU程序,可以實現加法,移位以及跳轉等等功能
上傳時間: 2014-01-10
上傳用戶:xiaoxiang
資源簡介:用verilog hdl編寫的一些例程,包括加法器/減法器等等,例子較多就不一一列舉了
上傳時間: 2013-12-20
上傳用戶:fhzm5658
資源簡介:verilog hdl自動投幣售飲料機程序,分一元和五毛,有找零功能。
上傳時間: 2013-12-19
上傳用戶:agent
資源簡介:用verilog hdl編寫的0832源程序,實現對0832實現D/A轉換。也可方便地轉換為vhdl源程序。
上傳時間: 2013-11-25
上傳用戶:qiao8960
資源簡介:verilog語言編寫的多處理器的程序代碼,用QII直接打開即可
上傳時間: 2013-12-26
上傳用戶:電子世界
資源簡介:通用串口收發器的移位寄存器 是verilog hdl編寫
上傳時間: 2017-04-18
上傳用戶:cooran
資源簡介:利用verilog hdl編寫的浮點加法器運算單元,單精度。
上傳時間: 2013-11-29
上傳用戶:王慶才
資源簡介:用verilog hdl編寫的秒表設計,可以實現百分之一秒,十分之一秒,秒,十秒等功能。
上傳時間: 2017-07-09
上傳用戶:離殤
資源簡介:用verilog hdl編寫的并串轉換模塊,在ISE軟件仿真過,也可綜合
上傳時間: 2014-10-10
上傳用戶:han_zh
資源簡介:verilog hdl語言,線性CCD1501D驅動程序,基于FPGA,其他線性傳感器可參照修改。
上傳時間: 2017-04-08
上傳用戶:royzhangsz
資源簡介:這是一個用verilog hdl語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2013-08-19
上傳用戶:alex wang
資源簡介:用verilog hdl 語言編寫的播放梁祝的程序
上傳時間: 2015-05-24
上傳用戶:zuozuo1215