相 關(guān) 資 源

• OFDM系統(tǒng)中FFT的Verilog HDL 語言實(shí)現(xiàn)。免費(fèi)下載

  資源簡介：OFDM系統(tǒng)中FFT的Verilog HDL 語言實(shí)現(xiàn)。

  標(biāo)簽： Verilog OFDM FFT HDL

  上傳時(shí)間： 2017-01-18

  上傳用戶：wcl168881111111

• 數(shù)字電子鐘的Verilog HDL語言描述。免費(fèi)下載

  資源簡介：數(shù)字電子鐘的Verilog HDL語言描述。

  標(biāo)簽： Verilog HDL 數(shù)字電子鐘 語言

  上傳時(shí)間： 2014-01-12

  上傳用戶：shawvi

• 有實(shí)驗(yàn)結(jié)果,用MOSIN6編寫的,是Verilog HDL語言實(shí)現(xiàn)的. 練習(xí)三 利用條件語句實(shí)現(xiàn)計(jì)數(shù)分頻時(shí)序電路 實(shí)驗(yàn)?zāi)康模? 1. 掌握條件語句在簡單時(shí)序模塊設(shè)計(jì)中的使用； 2. 學(xué)習(xí)在Ver免費(fèi)下載

  資源簡介：有實(shí)驗(yàn)結(jié)果,用MOSIN6編寫的,是Verilog HDL語言實(shí)現(xiàn)的. 練習(xí)三 利用條件語句實(shí)現(xiàn)計(jì)數(shù)分頻時(shí)序電路 實(shí)驗(yàn)?zāi)康模? 1. 掌握條件語句在簡單時(shí)序模塊設(shè)計(jì)中的使用； 2. 學(xué)習(xí)在Verilog模塊中應(yīng)用計(jì)數(shù)器； 3. 學(xué)習(xí)測(cè)試模塊的編寫、綜合和不同層次的仿真。 練習(xí)四 ...

  標(biāo)簽： Verilog MOSIN6 HDL Ver

  上傳時(shí)間： 2016-11-19

  上傳用戶：mhp0114

• Verilog HDL語言實(shí)現(xiàn)CPLD-EPC240與電腦的串口通訊QUARTUS邏輯工程源碼免費(fèi)下載

  資源簡介：Verilog HDL語言實(shí)現(xiàn)CPLD-EPC240與電腦的串口通訊QUARTUS邏輯工程源碼?//本模塊的功能是驗(yàn)證實(shí)現(xiàn)和PC機(jī)進(jìn)行基本的串口通信的功能。需要在//PC機(jī)上安裝一個(gè)串口調(diào)試工具來驗(yàn)證程序的功能。//程序?qū)崿F(xiàn)了一個(gè)收發(fā)一幀10個(gè)bit（即無奇偶校驗(yàn)位）的串口控//制器，...

  標(biāo)簽： Verilog HDL cpld 串口通訊 quartus

  上傳時(shí)間： 2022-02-18

  上傳用戶：

• 本文件提供了用Verilog HDL語言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.免費(fèi)下載

  資源簡介：本文件提供了用Verilog HDL語言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.

  標(biāo)簽： Verilog 加法器 HDL 進(jìn)位

  上傳時(shí)間： 2013-12-17

  上傳用戶：ynwbosss

• actel A3P250 fpga用Verilog HDL語言實(shí)現(xiàn)串口功能的源代碼免費(fèi)下載

  資源簡介：actel A3P250 fpga用Verilog HDL語言實(shí)現(xiàn)串口功能的源代碼

  標(biāo)簽： Verilog A3P250 actel fpga

  上傳時(shí)間： 2013-12-23

  上傳用戶：aa17807091

• 降低OFDM系統(tǒng)中PAPR的PTS改進(jìn)算法—雙層次相位法。可行。出CCDF比較圖免費(fèi)下載

  資源簡介：降低OFDM系統(tǒng)中PAPR的PTS改進(jìn)算法—雙層次相位法。可行。出CCDF比較圖

  標(biāo)簽： OFDM CCDF PAPR PTS

  上傳時(shí)間： 2016-06-25

  上傳用戶：wangchong

• 一種OFDM系統(tǒng)中PAPR的高效抑制算法免費(fèi)下載

  資源簡介：一種OFDM系統(tǒng)中PAPR的高效抑制算法

  標(biāo)簽： OFDM PAPR 抑制算法

  上傳時(shí)間： 2014-01-17

  上傳用戶：duoshen1989

• rof-OFDM系統(tǒng)中RCS的仿真程序免費(fèi)下載

  資源簡介：rof-OFDM系統(tǒng)中RCS的仿真程序，包括仿真結(jié)果以及相關(guān)的仿真圖。

  標(biāo)簽： rof-OFDM RCS 仿真程序

  上傳時(shí)間： 2013-12-31

  上傳用戶：569342831

• 降低OFDM系統(tǒng)中PAPR的SLM算法程序免費(fèi)下載

  資源簡介：降低OFDM系統(tǒng)中PAPR的SLM算法程序

  標(biāo)簽： OFDM PAPR SLM

  上傳時(shí)間： 2016-12-26

  上傳用戶：xinyuzhiqiwuwu

• 該程序?qū)?font style="color:red">OFDM系統(tǒng)中mmsnr的信道縮短算法的誤碼率性率進(jìn)行了仿真免費(fèi)下載

  資源簡介：該程序?qū)FDM系統(tǒng)中mmsnr的信道縮短算法的誤碼率性率進(jìn)行了仿真，而且與沒有信道縮短的只加cp的OFDM的系統(tǒng)進(jìn)行了對(duì)比.程序包可以完整實(shí)現(xiàn)仿真，并得到理想的效果圖，相信對(duì)做信道時(shí)域均衡的人會(huì)有所幫助！

  標(biāo)簽： mmsnr OFDM 程序 信道

  上傳時(shí)間： 2014-01-16

  上傳用戶：semi1981

• 采用Verilog HDL 語言實(shí)現(xiàn)整形dct算法免費(fèi)下載

  資源簡介：采用Verilog HDL 語言實(shí)現(xiàn)整形dct算法，設(shè)計(jì)合理，算法簡單，是紅色邏輯開發(fā)板試驗(yàn)程序，值得一看。

  標(biāo)簽： Verilog HDL dct 語言

  上傳時(shí)間： 2013-12-23

  上傳用戶：aeiouetla

• cordic算法的Verilog HDL具體實(shí)現(xiàn)免費(fèi)下載

  資源簡介：cordic算法的Verilog HDL具體實(shí)現(xiàn)

  標(biāo)簽： Verilog cordic HDL 算法

  上傳時(shí)間： 2013-12-06

  上傳用戶：2467478207

• 此源碼包是在linux系統(tǒng)中運(yùn)行的網(wǎng)絡(luò)電話界面程序。免費(fèi)下載

  資源簡介：此源碼包是在linux系統(tǒng)中運(yùn)行的網(wǎng)絡(luò)電話界面程序。

  標(biāo)簽： linux 源碼 程序

  上傳時(shí)間： 2013-12-21

  上傳用戶：ljmwh2000

• Verilog HDL語言在FPGA實(shí)現(xiàn)中的存儲(chǔ)器的使用詳細(xì)說明免費(fèi)下載

  資源簡介：Verilog HDL語言在FPGA實(shí)現(xiàn)中的存儲(chǔ)器的使用詳細(xì)說明

  標(biāo)簽： Verilog FPGA HDL 語言

  上傳時(shí)間： 2014-10-14

  上傳用戶：litianchu

• 采用Verilog HDL語言編寫的交通燈控制系統(tǒng)免費(fèi)下載

  資源簡介：采用Verilog HDL語言編寫的交通燈控制系統(tǒng)，這是一個(gè)完整的畢設(shè)課題，分別有分頻、顯示譯碼、倒計(jì)時(shí)和動(dòng)態(tài)顯示驅(qū)動(dòng)模塊，實(shí)用價(jià)值很高，

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2016-03-21

  上傳用戶：R50974

• 采用Verilog HDL語言編寫的步進(jìn)電機(jī)位置系統(tǒng)免費(fèi)下載

  資源簡介：采用Verilog HDL語言編寫的步進(jìn)電機(jī)位置系統(tǒng)，實(shí)現(xiàn)步進(jìn)電機(jī)的定速、加速、減速、定位，且速率和加減速度都能做到連續(xù)可調(diào)的程序，對(duì)控制類相關(guān)的學(xué)習(xí)者價(jià)值很高

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2016-03-21

  上傳用戶：aix008

• 采用Verilog HDL語言編寫的直流電動(dòng)機(jī)控制系統(tǒng)免費(fèi)下載

  資源簡介：采用Verilog HDL語言編寫的直流電動(dòng)機(jī)控制系統(tǒng)，主要完成直流電動(dòng)機(jī)的速度控制，典型的三閉環(huán)(位置、轉(zhuǎn)速和電流反饋)直流電機(jī)控制系統(tǒng)，對(duì)控制類相關(guān)的學(xué)習(xí)者價(jià)值很高

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2014-01-19

  上傳用戶：weiwolkt

• 此模塊用于"PS/2接口的鼠標(biāo)或鍵盤"與"具有外部讀寫的8位并口單片機(jī)"雙向通信模塊. Verilog HDL語言編寫,在Quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7免費(fèi)下載

  資源簡介：此模塊用于"PS/2接口的鼠標(biāo)或鍵盤"與"具有外部讀寫的8位并口單片機(jī)"雙向通信模塊. Verilog HDL語言編寫,在Quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7128SLC84-10芯片中通過. 文件中有詳細(xì)的注解. 此模塊具有對(duì)于PS/2時(shí)鐘和數(shù)據(jù)線的濾波功能,這...

  標(biāo)簽： Verilog Quartus EPM7 8.1

  上傳時(shí)間： 2017-02-20

  上傳用戶：集美慧

• OFDM系統(tǒng)中的QAM調(diào)制免費(fèi)下載

  資源簡介：OFDM系統(tǒng)中的QAM調(diào)制，用Verilog語言編寫，用于FPGA設(shè)計(jì)

  標(biāo)簽： OFDM QAM 調(diào)制

  上傳時(shí)間： 2017-09-12

  上傳用戶：stampede

• OFDM系統(tǒng)中信道編碼的FPGA實(shí)現(xiàn)及降低峰均比的研究免費(fèi)下載

  資源簡介：低壓電力線通信(PLC)具有網(wǎng)絡(luò)分布廣、無需重新布線和維護(hù)方便等優(yōu)點(diǎn)。近年來，低壓電力線通信被看成是解決信息高速公路“最后一英里”問題的一種方案，在國內(nèi)外掀起了一個(gè)新的研究熱潮。電力線信道中不僅存在多徑干擾和子信道衰落，而且還存在開關(guān)噪聲和窄帶...

  標(biāo)簽： OFDM FPGA 信道編碼

  上傳時(shí)間： 2013-04-24

  上傳用戶：520

• 在微型計(jì)算機(jī)系統(tǒng)中, CPU與外部的基本通信方式有兩種,一種是并行通信即數(shù)據(jù)的各位同 時(shí)傳送,其優(yōu)點(diǎn)是傳輸速度較快,但數(shù)據(jù)有多少位就需要多少條傳送線 而串行通信中數(shù)據(jù)一位一位順序傳 送,能節(jié)省傳送免費(fèi)下載

  資源簡介：在微型計(jì)算機(jī)系統(tǒng)中, CPU與外部的基本通信方式有兩種,一種是并行通信即數(shù)據(jù)的各位同 時(shí)傳送,其優(yōu)點(diǎn)是傳輸速度較快,但數(shù)據(jù)有多少位就需要多少條傳送線 而串行通信中數(shù)據(jù)一位一位順序傳 送,能節(jié)省傳送線. 用Verilog HDL語言實(shí)現(xiàn)了串并、并串通信接口之間的轉(zhuǎn)...

  標(biāo)簽： 傳送 數(shù)據(jù) CPU 微型計(jì)算機(jī)

  上傳時(shí)間： 2013-12-24

  上傳用戶：aysyzxzm

• OFDM系統(tǒng)中的QPSK調(diào)制免費(fèi)下載

  資源簡介：OFDM系統(tǒng)中的QPSK調(diào)制，實(shí)用Verilog編程，用于FPGA設(shè)計(jì)

  標(biāo)簽： OFDM QPSK 調(diào)制

  上傳時(shí)間： 2014-01-25

  上傳用戶：gundan

• 基于Verilog HDL語言的FPGA設(shè)計(jì)免費(fèi)下載

  資源簡介：采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計(jì),以及在與其它各種數(shù)字邏輯設(shè)計(jì)方法的比較下,顯示出使用Verilog

  標(biāo)簽： Verilog FPGA HDL 語言

  上傳時(shí)間： 2013-07-06

  上傳用戶：也一樣請(qǐng)求

• 用Verilog HDL語言編寫的交通燈程序免費(fèi)下載

  資源簡介：這是一個(gè)用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運(yùn)行。

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2013-08-19

  上傳用戶：alex wang

• 基于Verilog HDL語言的FPGA源程序免費(fèi)下載

  資源簡介：本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測(cè)頻率，特點(diǎn)主要是可以更快地測(cè)頻。實(shí)時(shí)性更高。

  標(biāo)簽： Verilog FPGA HDL 語言

  上傳時(shí)間： 2013-09-01

  上傳用戶：1417818867

• 以Verilog HDL 語言編寫的一首歌曲免費(fèi)下載

  資源簡介：以Verilog HDL 語言編寫的一首歌曲，可供初學(xué)者借鑒

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2013-09-05

  上傳用戶：wyiman

• OFDM系統(tǒng)中降低峰均功率比的研究免費(fèi)下載

  資源簡介：正交頻分復(fù)用技術(shù)（Orthogonal Frequency Division Multiplexing， OFDM）非常適合高速通信系統(tǒng)，但存在高峰均功率比（PAPR）的問題。對(duì)OFDM系統(tǒng)中如何降低PARR的問題進(jìn)行了研究，討論了降低PAPR的主要方法，重點(diǎn)分析了選擇性映射法（SLM），并在此基礎(chǔ)上提出...

  標(biāo)簽： OFDM 峰均功率比

  上傳時(shí)間： 2014-01-23

  上傳用戶：zwei41

• 以Verilog HDL 語言編寫的一首歌曲免費(fèi)下載

  資源簡介：以Verilog HDL 語言編寫的一首歌曲，可供初學(xué)者借鑒

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2013-12-26

  上傳用戶：ma1301115706

• HDL 編碼風(fēng)格與編碼指導(dǎo),介紹了詳細(xì)的vHDL和Verilog HDL語言的編程風(fēng)格免費(fèi)下載

  資源簡介：HDL 編碼風(fēng)格與編碼指導(dǎo),介紹了詳細(xì)的vHDL和Verilog HDL語言的編程風(fēng)格

  標(biāo)簽： Verilog vHDL HDL HDL

  上傳時(shí)間： 2014-01-05

  上傳用戶：古谷仁美