相 關(guān) 資 源

• Computer Architecture Handbook on Verilog HDL免費(fèi)下載

  資源簡介：Computer Architecture Handbook on Verilog HDL

  標(biāo)簽： Architecture Computer Handbook Verilog

  上傳時(shí)間： 2015-03-15

  上傳用戶：www240697738

• Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A c免費(fèi)下載

  資源簡介：Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC) algorithm. The CORDIC ...

  標(biāo)簽： representation Magnitude the magnitude

  上傳時(shí)間： 2013-12-24

  上傳用戶：金宜

• 包中包括, DW8051完整的Verilog HDL代碼 兩本手冊: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8免費(fèi)下載

  資源簡介：包中包括, DW8051完整的Verilog HDL代碼 兩本手冊: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51論文: 基于IP 核的PSTN 短消息終端SoC 軟硬件協(xié)同設(shè)計(jì) Embedded TCP/ IP Chip Based on DW8051 Core ...

  標(biāo)簽： DesignWare 8051 Datasheet MacroCell

  上傳時(shí)間： 2013-12-21

  上傳用戶：yyq123456789

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡介：Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)

  標(biāo)簽： Verilog-HDL 實(shí)踐 應(yīng)用系統(tǒng)

  上傳時(shí)間： 2013-08-06

  上傳用戶：eeworm

• 精通Verilog HDL：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解免費(fèi)下載

  資源簡介：精通Verilog HDL：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解

  標(biāo)簽： Verilog HDL IC設(shè)計(jì) 核心技術(shù)

  上傳時(shí)間： 2013-07-24

  上傳用戶：eeworm

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.rar免費(fèi)下載

  資源簡介：專輯類----可編程邏輯器件相關(guān)專輯 Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.rar

  標(biāo)簽： Verilog-HDL 18.0 210

  上傳時(shí)間： 2013-07-23

  上傳用戶：小宇NVO

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.pdf免費(fèi)下載

  資源簡介：專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.pdf

  標(biāo)簽： Verilog-HDL 18.0 210

  上傳時(shí)間： 2013-04-24

  上傳用戶：vodssv

• 基于Verilog HDL語言的FPGA設(shè)計(jì)免費(fèi)下載

  資源簡介：采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計(jì),以及在與其它各種數(shù)字邏輯設(shè)計(jì)方法的比較下,顯示出使用Verilog

  標(biāo)簽： Verilog FPGA HDL 語言

  上傳時(shí)間： 2013-07-06

  上傳用戶：也一樣請求

• Verilog HDL程序設(shè)計(jì)教程免費(fèi)下載

  資源簡介：Verilog HDL程序設(shè)計(jì)教程,一本實(shí)用的教程，值得一看。

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-05-26

  上傳用戶：cy_ewhat

• Verilog HDL 數(shù)字系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡介：夏宇聞教授的數(shù)字系統(tǒng)設(shè)計(jì)教程Verilog HDL

  標(biāo)簽： Verilog HDL 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-07-20

  上傳用戶：FFAN

• 基于Verilog HDL設(shè)計(jì)的多功能數(shù)字鐘免費(fèi)下載

  資源簡介：本文利用Verilog HDL 語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Altera QuartusⅡ 4.1 和ModelSim

  標(biāo)簽： Verilog HDL 多功能 數(shù)字

  上傳時(shí)間： 2013-07-21

  上傳用戶：ve3344

• 視頻圖像采集Verilog HDl源程序免費(fèi)下載

  資源簡介：：視頻圖像采集Verilog HDl源程序，視頻解碼芯片部分的，可以供參考

  標(biāo)簽： Verilog HDl 視頻圖像 源程序

  上傳時(shí)間： 2013-04-24

  上傳用戶：koulian

• 設(shè)計(jì)與驗(yàn)證Verilog hdl免費(fèi)下載

  資源簡介：人民郵電出版社一書的配套光盤,包含書上所有原代碼,特別是狀態(tài)機(jī)部分,值得學(xué)習(xí)

  標(biāo)簽： Verilog hdl

  上傳時(shí)間： 2013-05-30

  上傳用戶：鳳臨西北

• Verilog HDL 入門教程免費(fèi)下載

  資源簡介：本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡單的設(shè)計(jì)代碼并能 夠進(jìn)行一些簡單設(shè)計(jì)的Verilog HDL建模。

  標(biāo)簽： Verilog HDL 入門教程

  上傳時(shí)間： 2013-05-16

  上傳用戶：mosliu

• 基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖免費(fèi)下載

  資源簡介：基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n

  標(biāo)簽： Verilog FPGA HDL 交通燈

  上傳時(shí)間： 2013-08-18

  上傳用戶：BOBOniu

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼免費(fèi)下載

  資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： Verilog FPGA HDL 多功能

  上傳時(shí)間： 2013-08-18

  上傳用戶：問題問題

• 如何如何使用Verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)免費(fèi)下載

  資源簡介：lab1——FPGA這個(gè)文件中體統(tǒng)了如何如何使用Verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)

  標(biāo)簽： Verilog FPGA Hdl 如何使用

  上傳時(shí)間： 2013-08-18

  上傳用戶：qwe1234

• 用Verilog HDL語言編寫的交通燈程序免費(fèi)下載

  資源簡介：這是一個(gè)用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運(yùn)行。

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2013-08-19

  上傳用戶：alex wang

• Verilog HDl代碼免費(fèi)下載

  資源簡介：Verilog HDl代碼，學(xué)習(xí)一顆看一下

  標(biāo)簽： Verilog HDl 代碼

  上傳時(shí)間： 2013-08-19

  上傳用戶：丶灬夏天

• 通過Verilog HDL語言使用CPLD連接PS2鍵盤免費(fèi)下載

  資源簡介：通過Verilog HDL語言使用CPLD連接PS2鍵盤.

  標(biāo)簽： Verilog CPLD HDL PS2

  上傳時(shí)間： 2013-08-21

  上傳用戶：1583060504

• Verilog HDL 編寫的PWM免費(fèi)下載

  資源簡介：Verilog HDL 編寫的PWM，是初學(xué)CPLD者入門Z資源，epm7128stc100-10

  標(biāo)簽： Verilog HDL PWM 編寫

  上傳時(shí)間： 2013-08-30

  上傳用戶：aa54

• 基于Verilog HDL語言的FPGA源程序免費(fèi)下載

  資源簡介：本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測頻率，特點(diǎn)主要是可以更快地測頻。實(shí)時(shí)性更高。

  標(biāo)簽： Verilog FPGA HDL 語言

  上傳時(shí)間： 2013-09-01

  上傳用戶：1417818867

• 以Verilog HDL 語言編寫的一首歌曲免費(fèi)下載

  資源簡介：以Verilog HDL 語言編寫的一首歌曲，可供初學(xué)者借鑒

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2013-09-05

  上傳用戶：wyiman

• Verilog HDL 實(shí)際工控項(xiàng)目源碼免費(fèi)下載

  資源簡介：Verilog HDL 實(shí)際工控項(xiàng)目源碼\r\n開發(fā)工具 altera quartus2

  標(biāo)簽： Verilog HDL 工控 項(xiàng)目

  上傳時(shí)間： 2013-09-05

  上傳用戶：youmo81

• Verilog HDL入門的教材免費(fèi)下載

  資源簡介：本書是介紹Verilog HDL入門的教材，希望對各位朋友有用

  標(biāo)簽： Verilog HDL 教材

  上傳時(shí)間： 2014-01-07

  上傳用戶：xiaozhiqban

• Verilog HDL黑金資料免費(fèi)下載

  資源簡介：Verilog HDL 黑金資料

  標(biāo)簽： Verilog HDL

  上傳時(shí)間： 2013-11-04

  上傳用戶：上善若水

• Verilog HDL 華為入門教程免費(fèi)下載

  資源簡介：Verilog HDL 華為入門教程

  標(biāo)簽： Verilog HDL 華為 入門教程

  上傳時(shí)間： 2013-10-10

  上傳用戶：Amygdala

• Verilog HDL程序設(shè)計(jì)教程免費(fèi)下載

  資源簡介：Verilog HDL程序設(shè)計(jì)教程

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

  上傳時(shí)間： 2013-11-22

  上傳用戶：wuchunwu

• Verilog HDL實(shí)現(xiàn)I2C功能免費(fèi)下載

  資源簡介：用Verilog HDL實(shí)現(xiàn)I2C總線功能

  標(biāo)簽： Verilog HDL I2C

  上傳時(shí)間： 2013-11-07

  上傳用戶：源弋弋

• 《Verilog HDL程序設(shè)計(jì)與應(yīng)用》免費(fèi)下載

  資源簡介：《Verilog HDL程序設(shè)計(jì)與實(shí)踐》系統(tǒng)講解了Verilog HDL的基本語法和高級應(yīng)用技巧，對于每個(gè)知識點(diǎn)都按照開門見山、自頂向下的方式來組織內(nèi)容，在介紹相關(guān)知識點(diǎn)之前，先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應(yīng)用場景，讓讀者不僅掌握基本語法，還能夠獲得深層次...

  標(biāo)簽： Verilog HDL 程序設(shè)計(jì)

  上傳時(shí)間： 2013-11-22

  上傳用戶：wqxstar