包中包括, DW8051完整的Verilog HDL代碼 兩本手冊: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51論文: 基于IP 核的PSTN 短消息終端SoC 軟硬件協同設計 Embedded TCP/ IP Chip Based on DW8051 Core 以8051為核的SOC中的萬年歷的設計
資源簡介:包中包括, DW8051完整的Verilog HDL代碼 兩本手冊: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51論文: 基于IP 核的PSTN 短消息終端SoC 軟硬件協同設計 Embedded TCP/ IP Chip Based on DW8051 Core ...
上傳時間: 2013-12-21
上傳用戶:yyq123456789
資源簡介:軟件包中包含了完整的庫和頭文件 有一個說明文件readme.txt 包含已編譯鏈接好的可執行程序例子和nano-X可執行 文件; 使用方式: 1.將該包釋放到某個目錄,如$(SDK_DIR)\microWinDev 2.運行“uClinux Build window” 3.進入該釋放的目錄: cd $(...
上傳時間: 2014-11-18
上傳用戶:Avoid98
資源簡介:用于生成GF(2^m)有限域中常數乘法器的Verilog HDL源文件的C程序
上傳時間: 2016-01-15
上傳用戶:chenbhdt
資源簡介:UART轉I2C的Verilog HDL代碼,由北京郵電大學《VerilogHDL設計與EDA技術基礎》教師編寫
上傳時間: 2014-08-03
上傳用戶:zhuoying119
資源簡介:VGA實驗的Verilog HDL代碼用于FPGA
上傳時間: 2014-12-07
上傳用戶:天涯
資源簡介:PWM的Verilog HDL代碼用于FPGA
上傳時間: 2013-12-22
上傳用戶:zhanditian
資源簡介:自己編寫的一個用于查找java類所在包的完整源程序,編程環境是Eclipse+JDK1.5.壓縮包中包括了幫助(運行后也可以查看幫助菜單).是windows風格的運行界面.建議您自己做一個可雙擊運行的.jar使用就更方便了.
上傳時間: 2013-11-27
上傳用戶:鳳臨西北
資源簡介:英文原版的講uC/OSII 的好書 壓縮包中包括PDF和DOC格式的文件
上傳時間: 2015-04-04
上傳用戶:xzt
資源簡介:D觸發器的設計 主要用在時序電路中。 所用語言為Verilog HDL.
上傳時間: 2014-06-23
上傳用戶:ywqaxiwang
資源簡介:指令譯碼電路的設計。 主要用在數字電路的設計中。 所用語言為Verilog HDL.
上傳時間: 2015-05-02
上傳用戶:h886166
資源簡介:該壓縮包中包括 tom的加密函數庫及pdf說明 ,以及Rinick s ECC:橢圓曲線非對稱加密密鑰生成器
上傳時間: 2014-01-03
上傳用戶:牧羊人8920
資源簡介:壓縮包中包括多個驅動程序的原代碼,有DS1302,DS18B20,SLE4442等
上傳時間: 2013-12-08
上傳用戶:lanwei
資源簡介:壓縮包中包括多個常用的匯編,C語言的源代碼,可以直接進行使用。
上傳時間: 2013-12-09
上傳用戶:541657925
資源簡介:該壓縮包中包括常見的超寬帶通信的同步比特的搜索算法.
上傳時間: 2014-12-02
上傳用戶:nanfeicui
資源簡介:該代碼中有不少關于學習verilog HDL的例子,對初學者有幫助
上傳時間: 2013-12-19
上傳用戶:asdkin
資源簡介:用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序
上傳時間: 2016-01-15
上傳用戶:王楚楚
資源簡介:軟件包中包括三個常見的USB控制芯片的資料:sl811hs,PDIUSBD12-08和ISP1160。其中sl811hs是最常用的USB控制芯片,它包括主從兩種模式的更換。
上傳時間: 2016-03-15
上傳用戶:zukfu
資源簡介:該包中包括管理系統開發源碼及相關的文檔。
上傳時間: 2014-09-09
上傳用戶:a673761058
資源簡介:本程序實現了一個十字路口的交通燈信號系統。在設計過程中借助硬件描述語言verilog hdl的強大行為級描述能力直接進行系統級描述。
上傳時間: 2013-12-25
上傳用戶:894898248
資源簡介:模擬退火是進化算法類中非常重要的一種很實用的算法,該壓縮包中包括了其MatLab實現的工具包
上傳時間: 2016-06-16
上傳用戶:黑漆漆
資源簡介:OFDM系統中FFT的Verilog HDL 語言實現。
上傳時間: 2017-01-18
上傳用戶:wcl168881111111
資源簡介:FPGA開發板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎實驗的源碼。包括加法器、減法器、乘法器、多路選擇器等。
上傳時間: 2014-11-10
上傳用戶:15736969615
資源簡介:占用資源少的verilog HDL uart接口;采用固定波特率115200,可以修改程序中的分頻來修改波特率,模式為1個啟始位,8位數據位,1個停止位;帶1字節緩存;當緩存空時輸出空信號
上傳時間: 2013-12-28
上傳用戶:kikye
資源簡介:該軟件包中包括了比較經典了幾個匯編程序,如進制的裝換,數據的輸入輸出,排序,等等。而且這些程序都是上機調試通過的,是初學匯編語言的理想資料
上傳時間: 2014-01-10
上傳用戶:標點符號
資源簡介:本程序包含:EEPROM的功能模型(eeprom.v)、讀/寫EEPROM的verilog HDL 行為模塊(eeprom_wr.v)、信號產生模塊(signal.v)和頂層模塊(top.v) ,這樣可以有一個完整的EEPROM的控制模塊和測試文件,本文件通過測試。
上傳時間: 2017-01-22
上傳用戶:lanjisu111
資源簡介:基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼,其功能主要有:時間設置,時間顯示,跑表,分頻,日期設置,日期顯示等
上傳時間: 2013-08-18
上傳用戶:問題問題
資源簡介:用于計算CRC的verilog HDL源碼
上傳時間: 2015-02-07
上傳用戶:569342831
資源簡介:我用過的verilog hdl寫的SDRAM core源程序,經過測試應用
上傳時間: 2015-03-31
上傳用戶:15071087253
資源簡介:11,13,16位超前進位加法器的Verilog HDL源代碼。
上傳時間: 2013-12-28
上傳用戶:ouyangtongze
資源簡介:是關于dct的Verilog HDL源代碼和測試程序
上傳時間: 2014-06-15
上傳用戶:四只眼