大學vhdl語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘,數碼顯示,74ls138,8,4位計數器,d,rs觸發器,加法器,交通燈等,此原碼基于長江大學可編程器件實驗箱,如要運行在其他平臺上需要重新定義管腳
資源簡介:大學vhdl語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘,數碼顯示,74ls138,8,4位計數器,d,rs觸發器,加法器,交通燈等,此原碼基于長江大學可編程器件實驗箱,如要運行在其他平臺上需要重新定義管腳
上傳時間: 2013-12-23
上傳用戶:qiaoyue
資源簡介:基于max plus2的ahdl語言。這個是鍵盤掃描程序的ahdl。文件格式是tdf。可以掃描鍵盤。
上傳時間: 2013-12-22
上傳用戶:yt1993410
資源簡介:用vhdl語言編寫的基于FPGA的波形發生器。對于做實驗需要產生的波形非常有用。
上傳時間: 2013-12-24
上傳用戶:蠢蠢66
資源簡介:用vhdl語言實現的基于FPGA的交換機設計
上傳時間: 2013-04-24
上傳用戶:歸海惜雪
資源簡介:用CADENCE做vhdl語言實驗的教程
上傳時間: 2013-09-04
上傳用戶:wangchong
資源簡介:基于max—plus2開發環境,設計的《梁祝》演奏曲
上傳時間: 2013-12-15
上傳用戶:aeiouetla
資源簡介:用vhdl語言編寫的基于fpga的波形發生器,使用了quartusII程序。可以在1602液晶顯示器上顯示目前的波形種類。產生的波形分別是正弦波,三角波,鋸齒波和方波。
上傳時間: 2015-12-17
上傳用戶:zhichenglu
資源簡介:是EDA設計的數字鐘的vhdl語言程序,可用Max+Plus2進行編譯,仿真并下載到芯片中。
上傳時間: 2016-04-30
上傳用戶:manlian
資源簡介:用CADENCE做vhdl語言實驗的教程
上傳時間: 2017-07-27
上傳用戶:CSUSheep
資源簡介:system c 是在C環境下的硬件描述語言,比vhdl 等語言具有更強的抽象能力,內有system C的開發支持庫和一些VC下的開發例程
上傳時間: 2013-12-27
上傳用戶:戀天使569
資源簡介:51內核單片機的vhdl語言的實現,從功能到編譯都有詳細說明,包括源碼
上傳時間: 2016-10-29
上傳用戶:wcl168881111111
資源簡介:用vhdl語言實現的AVR_Core,對于研究SOC很有幫助
上傳時間: 2014-10-30
上傳用戶:ggwz258
資源簡介:51單片機全套學習資料 提供電路原理圖 各種C語言實驗程序 包括LED流水燈,數碼管顯示,中斷,定時器,串口通信,DS18B20溫度顯示,液晶1602,12864顯示,看門狗,按鍵檢測,音樂播放等程序.
上傳時間: 2013-12-11
上傳用戶:maizezhen
資源簡介:vhdl 語言的例子,對初學的朋友很有幫助,值收藏!
上傳時間: 2017-03-02
上傳用戶:cx111111
資源簡介:運用vhdl語言實現四位超前進位加法器。
上傳時間: 2017-07-18
上傳用戶:66666
資源簡介:8位加法器vhdl源程序,實驗題能夠在EDA開發系統中運行
上傳時間: 2013-12-29
上傳用戶:jhksyghr
資源簡介:vhdl實現的超前進位加法器
上傳時間: 2015-03-04
上傳用戶:leehom61
資源簡介:Ripple Adder: 16-bit 全加,半加及ripple adder的設計及vhdl程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及vhdl程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及vhdl程序
上傳時間: 2015-05-13
上傳用戶:我們的船長
資源簡介:這是用vhdl編寫的四位加法器,請多指教
上傳時間: 2013-12-12
上傳用戶:yepeng139
資源簡介:基于maxplus2的八位加法器,已經通過仿真
上傳時間: 2014-01-19
上傳用戶:cc1
資源簡介:實現四位加法器的vhdl代碼,里面含有全加器的代碼
上傳時間: 2013-12-22
上傳用戶:stvnash
資源簡介:本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.
上傳時間: 2013-12-17
上傳用戶:ynwbosss
資源簡介:vhdl——N位加法器設計
上傳時間: 2013-12-20
上傳用戶:壞壞的華仔
資源簡介:8位加法器vhdl 8位加法器vhdl 8位加法器vhdl
上傳時間: 2014-01-11
上傳用戶:qq521
資源簡介:用Verilog語言實現了一個8bit的超前進位加法器,其中包括測試文件。
上傳時間: 2013-12-19
上傳用戶:alan-ee
資源簡介:超前進位加法器得vhdl實現小點資料代碼
上傳時間: 2016-02-06
上傳用戶:gaojiao1999
資源簡介:基于Intel PXA270平臺的嵌入式流媒體播放器設計
上傳時間: 2014-08-13
上傳用戶:妄想演繹師
資源簡介:vhdl的N位加法器,非常的好用,經過仿真驗證的!
上傳時間: 2016-07-25
上傳用戶:270189020
資源簡介:基于Verilog HDL的16位超前進位加法器 分為3個功能子模塊
上傳時間: 2014-01-07
上傳用戶:yyyyyyyyyy
資源簡介:這是用vhdl實現的8位加法器,對新手有點幫助。
上傳時間: 2014-01-05
上傳用戶:1079836864