亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 用VHDL實現(xiàn)卷積碼編碼

用VHDL實現(xiàn)卷積碼編碼

  • 資源大小:2 K
  • 上傳時間: 2015-05-06
  • 上傳用戶:p200630864515
  • 資源積分:2 下載積分
  • 標      簽: VHDL 卷積碼 編碼

資 源 簡 介

用VHDL實現(xiàn)卷積碼編碼,該碼為(2.1.3)型卷積碼。

相 關 資 源

主站蜘蛛池模板: 张家口市| 柳州市| 云南省| 云安县| 苗栗市| 大足县| 玉环县| 齐齐哈尔市| 江西省| 房山区| 禄劝| 辽中县| 乐山市| 彰化市| 万宁市| 夹江县| 吉水县| 建宁县| 班玛县| 抚顺县| 清涧县| 江西省| 客服| 繁峙县| 诏安县| 荃湾区| 曲周县| 英吉沙县| 阿城市| 浦城县| 调兵山市| 乐昌市| 淳安县| 沙洋县| 阿勒泰市| 平原县| 靖安县| 黔江区| 固镇县| 巴彦县| 修武县|