vhdl 測試向量含測試向量(Test Bench)和波形產生:VHDL實例---相應加法器的測試向量(test bench).txt
資源簡介:vhdl 測試向量含測試向量(Test bench)和波形產生:vhdl實例---相應加法器的測試向量(Test bench).txt
上傳時間: 2015-05-13
上傳用戶:天涯
資源簡介:相應加法器的測試向量(Test bench)
上傳時間: 2014-01-06
上傳用戶:siguazgb
資源簡介:波形發生器.經典雙進程狀態機.相應加法器的測試向量
上傳時間: 2016-04-16
上傳用戶:清風冷雨
資源簡介:測試向量波形產生:vhdl實例---加法器源程序
上傳時間: 2013-12-04
上傳用戶:225588
資源簡介:8篇測試向量(Test_bench)和波形產生的例子(vhdl語言,開發環境:FPGA)
上傳時間: 2013-12-10
上傳用戶:qiao8960
資源簡介:32位除法器的測試程序, 由隨機向量產生函數產生一組隨機數 來驗證計算書否正確
上傳時間: 2013-12-12
上傳用戶:youmo81
資源簡介:計數器 鎖存器 12位寄存器 帶load,clr等功能的寄存器 雙向腳(clocked bidirectional pin) 一個簡單的狀態機 一個同步狀態機 用狀態機設計的交通燈控制器 數據接口 一個簡單的UART 測試向量(Test bench)舉例: 加法器源程序 相應加法器的測試...
上傳時間: 2014-01-16
上傳用戶:bjgaofei
資源簡介:單片機之間的通訊(多個) 可以設定選擇接收端 KEIL C 開發平臺 PROTEUS 測試過 附有proteus 原理圖
上傳時間: 2014-12-06
上傳用戶:jichenxi0730
資源簡介:內有波形發生器,加法器,經典雙進程狀態機,偽隨機熟產生器,相應加法器的測試向量,16×8bit RAM,FIFO,通用RAM等源程序
上傳時間: 2015-04-15
上傳用戶:hongmo
資源簡介:超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.
上傳時間: 2015-06-12
上傳用戶:希醬大魔王
資源簡介:實現簡單十六位加法器及測試程序 的verilog代碼
上傳時間: 2014-08-11
上傳用戶:
資源簡介:verilog加法器,附加測試文件 可用modelsim 仿真實現
上傳時間: 2016-02-17
上傳用戶:youmo81
資源簡介:32位并行乘法器的測試文件,已經經過驗證,可以直接使用
上傳時間: 2014-01-10
上傳用戶:qilin
資源簡介:ZBT(高速同步)SRAM控制器參考設計vhdl代碼
上傳時間: 2014-01-19
上傳用戶:chens000
資源簡介:本程序包含:EEPROM的功能模型(eeprom.v)、讀/寫EEPROM的verilog HDL 行為模塊(eeprom_wr.v)、信號產生模塊(signal.v)和頂層模塊(top.v) ,這樣可以有一個完整的EEPROM的控制模塊和測試文件,本文件通過測試。
上傳時間: 2017-01-22
上傳用戶:lanjisu111
資源簡介:arcims加點的測試程序,源碼 謝謝支持
上傳時間: 2013-12-01
上傳用戶:ls530720646
資源簡介::將基于統計學習理論的支持向量機方法引入到測井資料處理和解釋中。在測井巖性識別方面研 究發現,支持向量機方法克服了神經網絡的固有缺陷,提供了一種識別巖性的新方法。應用效果表明 該方法具有適應性強、識別精度高的優點
上傳時間: 2014-07-30
上傳用戶:sclyutian
資源簡介:數值方法(MATLAB版)第三版 英文 本書介紹了數值方法的理論和實踐知識。以實際例題說明概念定理,含大量習題和編程題。
上傳時間: 2014-01-24
上傳用戶:onewq
資源簡介:應用廣度優先搜索策略:該算法首先根據輸入的節點數(該程序可選的有3X3,4X4…9X9幾種節點數),然后輸入初始狀態和終點狀態
上傳時間: 2014-02-02
上傳用戶:wfl_yy
資源簡介:這個是帶先行進位的加法器的vhdl代碼,比較復雜,僅僅供大家參考.
上傳時間: 2014-01-03
上傳用戶:klin3139
資源簡介:用決策樹(ID3算法)進行關鍵字提取 根據詞頻特征對文章中的關鍵字時行識別
上傳時間: 2014-11-29
上傳用戶:nanfeicui
資源簡介:Ripple Adder: 16-bit 全加,半加及ripple adder的設計及vhdl程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及vhdl程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及vhdl程序
上傳時間: 2015-05-13
上傳用戶:我們的船長
資源簡介:用vhdl語言設計CPU中的一部分:加法器的設計,包括多種加法器的設計方法!內容為英文
上傳時間: 2015-06-11
上傳用戶:xiaohuanhuan
資源簡介:浮點加法器的vhdl算法設計 浮點加法器的vhdl算法設計
上傳時間: 2014-01-13
上傳用戶:z754970244
資源簡介:此函數通過兩點的大地經緯度(Ja,Wa)和(Jb,Wb)計算兩點間距離 Dis
上傳時間: 2013-12-21
上傳用戶:hphh
資源簡介:實現四位加法器的vhdl代碼,里面含有全加器的代碼
上傳時間: 2013-12-22
上傳用戶:stvnash
資源簡介:本程序為驅動LCD為LCM161(HD44780驅動器)字符顯示器. 接線:LCD D0-D8(PIN7-14) 對映用戶板P0.0--P0.7 LCD VSS(PIN1) 接 GND,VDD(PIN2)接+5V,LCD驅動電源V0(PIN3)接可調電阻ADJ,調節亮度 LCD寄存器選擇RS(PIN4)接P2.0,讀寫選擇R/W(PIN5)接P2.1,使能端...
上傳時間: 2014-01-19
上傳用戶:xg262122
資源簡介:有關于加法器的vhdl編程,是用賽靈思的fpga實現的,可以在賽靈思網站上找到更具體的說明
上傳時間: 2013-12-21
上傳用戶:Altman
資源簡介:分別給出利用自適應Simpson積分的數值積分方法(QUAD.m)和自適應Lobatto的數值積分算法(QUADL.m)。
上傳時間: 2015-09-11
上傳用戶:yy541071797
資源簡介:Java語言程序設計-源代碼(第二部分)和課程相對應的提供了一些用于學習理解的代碼設計
上傳時間: 2015-10-06
上傳用戶:Zxcvbnm