相 關 資 源

• 加法器 乘法器電路 除法器電路設計 鍵盤掃描電路設計 顯示電路免費下載

  資源簡介：加法器 乘法器電路 除法器電路設計 鍵盤掃描電路設計 顯示電路

  標簽： 電路設計 加法器 乘法器 電路

  上傳時間： 2015-05-29

  上傳用戶：671145514

• 采用單片機與EPLD設計數(shù)字圖象實時顯示電路,對于單片機的學習有很有參考價值．免費下載

  資源簡介：采用單片機與EPLD設計數(shù)字圖象實時顯示電路,對于單片機的學習有很有參考價值．

  標簽： EPLD 用單片機 數(shù)字圖象 單片機

  上傳時間： 2014-03-01

  上傳用戶：stewart·

• DEMO2 數(shù)碼管掃描顯示電路/DEMO4 計數(shù)時鐘 DEMO5 鍵盤掃描設計/DEMO6 波形發(fā)生器/DEMO7 用DAC實現(xiàn)電壓信號檢測/DEMO8 ADC電壓測量/DEMO9 液晶驅動電路設計免費下載

  資源簡介：DEMO2 數(shù)碼管掃描顯示電路/DEMO4 計數(shù)時鐘 DEMO5 鍵盤掃描設計/DEMO6 波形發(fā)生器/DEMO7 用DAC實現(xiàn)電壓信號檢測/DEMO8 ADC電壓測量/DEMO9 液晶驅動電路設計

  標簽： DEMO DEMO2 DEMO5 DAC

  上傳時間： 2017-05-20

  上傳用戶：lanhuaying

• 做多位的加減乘免費下載

  資源簡介：做多位的加減乘，使用偉福，LED 鍵盤，MCS51

  標簽： 減

  上傳時間： 2016-04-30

  上傳用戶：rocketrevenge

• 基于PIC單片機的螺桿空壓機控制器免費下載

  資源簡介：介紹了一種基于PIC 單片機的螺旋空壓機控制器。控制器以PIC 單片機為核心，利用其自身集成的A/D 轉換模塊，結合外圍的信號采集放大電路，繼電器控制電路，鍵盤掃描和液晶顯示電路，供電電路來完成。軟件上介紹了信息模塊的協(xié)調工作。實驗證明，該控制器具有穩(wěn)...

  標簽： PIC 單片機 螺桿空壓機 控制器

  上傳時間： 2013-11-16

  上傳用戶：lhc9102

• 由寄存器,全加器,移位寄存器,計數(shù)器,觸發(fā)器和門電路構成補碼一位除法器,將開關設定的補碼形式出現(xiàn)的除數(shù),被除數(shù)存入相應寄存器中.能用單脈沖按步演示運算全過程.免費下載

  資源簡介：由寄存器,全加器,移位寄存器,計數(shù)器,觸發(fā)器和門電路構成補碼一位除法器,將開關設定的補碼形式出現(xiàn)的除數(shù),被除數(shù)存入相應寄存器中.能用單脈沖按步演示運算全過程.

  標簽： 寄存器 補碼 全加器 單脈沖

  上傳時間： 2013-12-24

  上傳用戶：bjgaofei

• RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數(shù)字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計免費下載

  資源簡介：RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數(shù)字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計

  標簽： CORDIC FIFO 204 188

  上傳時間： 2017-01-24

  上傳用戶：縹緲

• 4位乘法器,4位除法器 8位數(shù)據(jù)鎖存器,8位相等比較器,帶同步復位的狀態(tài) 機,元件例化與層次設計,最高優(yōu)先級編碼器免費下載

  資源簡介：4位乘法器,4位除法器 8位數(shù)據(jù)鎖存器,8位相等比較器,帶同步復位的狀態(tài) 機,元件例化與層次設計,最高優(yōu)先級編碼器

  標簽： 乘法器 8位 除法器 數(shù)據(jù)

  上傳時間： 2014-12-07

  上傳用戶：pompey

• 蔣小龍的關于FPGA算法教程.經典! (其中包含加法器,乘法器極其算術邏輯部件設計)免費下載

  資源簡介：蔣小龍的關于FPGA算法教程.經典! (其中包含加法器,乘法器極其算術邏輯部件設計)

  標簽： FPGA 算法 教程 加法器

  上傳時間： 2015-11-23

  上傳用戶：asdfasdfd

• 里面是一個FIR濾波器的設計報告 里面有具體的 代碼 等等 加法器 乘法器 見發(fā)起 等等 承平免費下載

  資源簡介：里面是一個FIR濾波器的設計報告 里面有具體的 代碼 等等 加法器 乘法器 見發(fā)起 等等 承平

  標簽： FIR 濾波器 報告 代碼

  上傳時間： 2014-01-10

  上傳用戶：iswlkje

• Altera的FPGA設計的硬件除法器免費下載

  資源簡介：Altera的FPGA，設計的硬件除法器

  標簽： Altera FPGA 硬件 除法器

  上傳時間： 2013-08-09

  上傳用戶：壞天使kk

• 用vhdl實現(xiàn)的除法器免費下載

  資源簡介：用vhdl實現(xiàn)的除法器

  標簽： vhdl 除法器

  上傳時間： 2013-08-28

  上傳用戶：wd450412225

• 四位除法器的VHDL源程序免費下載

  資源簡介：四位除法器的VHDL源程序

  標簽： VHDL 除法器 源程序

  上傳時間： 2015-03-02

  上傳用戶：yuanyuan123

• 通過用硬件描述語言（VHDL）描述除法器免費下載

  資源簡介：通過用硬件描述語言（VHDL）描述除法器，并進行模擬驗證，加深對二進制數(shù)運算方法的理解。 設計平臺：MaxPlusII 壓縮文件內有詳細設計報告

  標簽： VHDL 硬件描述語言 除法器

  上傳時間： 2015-04-08

  上傳用戶：13160677563

• 這個是用vhdl語言編寫的除法器,僅僅供大家參考.免費下載

  資源簡介：這個是用vhdl語言編寫的除法器,僅僅供大家參考.

  標簽： vhdl 語言 編寫 家

  上傳時間： 2013-12-15

  上傳用戶：金宜

• 本人編寫的定點除法器,開發(fā)軟件為XILINX的ISE6.2,通過PAR仿真.免費下載

  資源簡介：本人編寫的定點除法器,開發(fā)軟件為XILINX的ISE6.2,通過PAR仿真.

  標簽： XILINX ISE 6.2 PAR

  上傳時間： 2014-01-17

  上傳用戶：www240697738

• FPGA 除法器程序免費下載

  資源簡介：FPGA 除法器程序

  標簽： FPGA 除法器 程序

  上傳時間： 2015-09-06

  上傳用戶：zwei41

• MAXPLUS2 自己編寫的VHDL 4位除法器免費下載

  資源簡介：MAXPLUS2 自己編寫的VHDL 4位除法器

  標簽： MAXPLUS2 VHDL 編寫 除法器

  上傳時間： 2015-10-23

  上傳用戶：努力努力再努力

• 這是一個用verilog實現(xiàn)的除法器代碼。免費下載

  資源簡介：這是一個用verilog實現(xiàn)的除法器代碼。

  標簽： verilog 除法器 代碼

  上傳時間： 2013-12-28

  上傳用戶：wmwai1314

• 用VHDL實現(xiàn)的除法器,非常好使,仿真通過了免費下載

  資源簡介：用VHDL實現(xiàn)的除法器,非常好使,仿真通過了

  標簽： VHDL 除法器 仿真

  上傳時間： 2015-11-29

  上傳用戶：aeiouetla

• 一個用VHDL語言編寫的除法器程序免費下載

  資源簡介：一個用VHDL語言編寫的除法器程序，對從事硬件開發(fā)的同志有幫助的。

  標簽： VHDL 語言 編寫 程序

  上傳時間： 2015-12-09

  上傳用戶：gmh1314

• 用vhdl實現(xiàn)的除法器免費下載

  資源簡介：用vhdl實現(xiàn)的除法器

  標簽： vhdl 除法器

  上傳時間： 2016-01-03

  上傳用戶：yyq123456789

• 介紹了除法器的設計免費下載

  資源簡介：介紹了除法器的設計，采用verilogHDL語言，利用modelsim仿真驗證，壓縮包中包含了流程圖

  標簽： 除法器

  上傳時間： 2016-02-04

  上傳用戶：chenlong

• 32位除法器 被除數(shù)和除數(shù)均為16位整數(shù)免費下載

  資源簡介：32位除法器 被除數(shù)和除數(shù)均為16位整數(shù)，16位小數(shù) 商為32位整數(shù)，16位小數(shù) 余數(shù)為16位整數(shù)，16位小數(shù) Verilog HDL 代碼

  標簽： 除法器 整數(shù)

  上傳時間： 2014-02-19

  上傳用戶：稀世之寶039

• 32位除法器的測試程序免費下載

  資源簡介：32位除法器的測試程序， 由隨機向量產生函數(shù)產生一組隨機數(shù) 來驗證計算書否正確

  標簽： 除法器 測試程序

  上傳時間： 2013-12-12

  上傳用戶：youmo81

• 無符號類型的除法器,有VHDL語言描述了無符號的除法器,包括測試文件免費下載

  資源簡介：無符號類型的除法器,有VHDL語言描述了無符號的除法器,包括測試文件

  標簽： VHDL 符號 除法器 測試

  上傳時間： 2016-04-11

  上傳用戶：qq1604324866

• 此代碼用于實現(xiàn)基2的SRT除法器設計免費下載

  資源簡介：此代碼用于實現(xiàn)基2的SRT除法器設計，可以實現(xiàn)400MHz以上的32位定點無符號數(shù)除法器（除數(shù)、被除數(shù)和余數(shù)均由16位整數(shù)和16位小數(shù)組成，商由32位整數(shù)和16位小數(shù)構成,包括源代碼和測試文件，可以直接仿真。

  標簽： SRT 代碼 除法器

  上傳時間： 2013-12-10

  上傳用戶：playboys0

• 經過精心設計的除法器的代碼免費下載

  資源簡介：經過精心設計的除法器的代碼，并在FPGA硬件平臺實現(xiàn)和驗證過的

  標簽： 除法器 代碼

  上傳時間： 2014-11-24

  上傳用戶：sk5201314

• 除法器的設計本文所采用的除法原理是：對于八位無符號被除數(shù)A免費下載

  資源簡介：除法器的設計本文所采用的除法原理是：對于八位無符號被除數(shù)A，先對A轉換成高八位是0低八位是A的數(shù)C，在時鐘脈沖的每個上升沿C 向左移動一位，最后一位補零，同時判斷C的高八位是否大于除數(shù)B，如是則C的高八位減去B，同時進行移位操作，將C的第二位置1。否則...

  標簽： 除法器 除法 符號

  上傳時間： 2014-11-23

  上傳用戶：皇族傳媒

• 定點除法器程序免費下載

  資源簡介：定點除法器程序，分為被除數(shù)大于除數(shù)和除數(shù)大于被除數(shù)兩種情況

  標簽： 定點 除法器 程序

  上傳時間： 2016-06-09

  上傳用戶：wweqas