相 關 資 源

• 用verilog編寫的pci——rtl級。免費下載

  資源簡介：用verilog編寫的pci——rtl級。

  標簽： verilog pci rtl 編寫

  上傳時間： 2015-06-06

  上傳用戶：亞亞娟娟123

• 一個用verilog編寫的總線仲裁程序。多個設備共享總線免費下載

  資源簡介：一個用verilog編寫的總線仲裁程序。多個設備共享總線，不同設備的優先級是變化的，保證每個設備都有公平的使用總線的機會。

  標簽： verilog 編寫 總線仲裁 總線

  上傳時間： 2014-11-21

  上傳用戶：牛布牛

• 用verilog編寫的搶答器程序。由硬件思維編寫免費下載

  資源簡介：用verilog編寫的搶答器程序。由硬件思維編寫，由一個多路開關和一個觸發器構成，比起c，簡單并且穩定。

  標簽： verilog 編寫 搶答器 程序

  上傳時間： 2014-11-12

  上傳用戶：frank1234

• 用verilog編寫的網卡芯片rtl級。前仿后仿都通過了免費下載

  資源簡介：用verilog編寫的網卡芯片rtl級。前仿后仿都通過了，可以在modelsim上運行察看

  標簽： verilog rtl 編寫 網卡芯片

  上傳時間： 2015-03-31

  上傳用戶：lxm

• 用vhdl編寫的pci源代碼。花了我2000多元錢買來的免費下載

  資源簡介：用vhdl編寫的pci源代碼。花了我2000多元錢買來的，編譯通過！

  標簽： vhdl 2000 pci 編寫

  上傳時間： 2013-08-29

  上傳用戶：brilliantchen

• 一個用verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。免費下載

  資源簡介：一個用verilog編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。

  標簽： verilog 編寫 模擬交通燈 控制

  上傳時間： 2014-01-21

  上傳用戶：ljmwh2000

• 用vhdl編寫的pci源代碼。花了我2000多元錢買來的免費下載

  資源簡介：用vhdl編寫的pci源代碼。花了我2000多元錢買來的，編譯通過！

  標簽： vhdl 2000 pci 編寫

  上傳時間： 2014-01-14

  上傳用戶：csgcd001

• 用verilog編寫的USB下載線程序 實現USB協議和JTAG接口的數據轉換實現狀態機。免費下載

  資源簡介：用verilog編寫的USB下載線程序 實現USB協議和JTAG接口的數據轉換實現狀態機。

  標簽： USB verilog JTAG 編寫

  上傳時間： 2013-12-25

  上傳用戶：chenbhdt

• 用verilog編寫的bch譯碼器免費下載

  資源簡介：用verilog編寫的bch譯碼器，包括測試文件，隨機加載了比特流，進行了測試。

  標簽： verilog bch 編寫 譯碼器

  上傳時間： 2013-12-15

  上傳用戶：mpquest

• 用verilog編寫的高速8路并行dds模塊免費下載

  資源簡介：用verilog編寫的高速8路并行dds模塊，用于與高速da(1ghz或以上)接口產生任意頻率正弦波，模塊已經經過工程驗證，用于產品中。

  標簽： verilog dds 8路 編寫

  上傳時間： 2014-01-04

  上傳用戶：ruan2570406

• 用verilog編寫的搶答器免費下載

  資源簡介：用verilog編寫的搶答器，當主持人宣布“開始比賽”，系統初始化，選手進入“搶答狀態”。當某一選手首先按下搶答開關時，相應的指示燈亮，此時搶答器不再接受其他輸入信號。電路具有累計分控制（分別用４個４位選手的積分——十六進制數），由主持人控制“加...

  標簽： verilog 編寫 搶答器

  上傳時間： 2014-01-16

  上傳用戶：佳期如夢

• 用verilog編寫的一個簡單的產生偽隨機序列的代碼（m序列）免費下載

  資源簡介：用verilog編寫的一個簡單的產生偽隨機序列的代碼（m序列），比較實用。

  標簽： verilog 編寫 偽隨機序列 代碼

  上傳時間： 2017-06-27

  上傳用戶：dave520l

• 用verilog 編寫的8位risc cpu免費下載

  資源簡介：用verilog 編寫的8位risc cpu，行為級描述，可綜合

  標簽： verilog risc cpu 8位

  上傳時間： 2017-07-24

  上傳用戶：gdgzhym

• 在TC下用c編寫的俄羅斯方塊游戲。免費下載

  資源簡介：在TC下用c編寫的俄羅斯方塊游戲。

  標簽： 編寫 俄羅斯方塊

  上傳時間： 2014-01-11

  上傳用戶：大三三

• 用verilog編寫的多功能數字鐘免費下載

  資源簡介：用verilog編寫的多功能數字鐘

  標簽： verilog 編寫 多功能 數字

  上傳時間： 2015-02-25

  上傳用戶：王者A

• 本程式是用VB6編寫的網絡廣播程序。操作者可以通過本軟件收聽廣播。免費下載

  資源簡介：本程式是用VB6編寫的網絡廣播程序。操作者可以通過本軟件收聽廣播。

  標簽： VB6 程式 程序 操作

  上傳時間： 2015-03-20

  上傳用戶：集美慧

• 一個用jsp 編寫的學生管理系統。雖然不大免費下載

  資源簡介：一個用jsp 編寫的學生管理系統。雖然不大，但是功能完整。希望大家喜歡。

  標簽： jsp 編寫 管理系統

  上傳時間： 2014-01-07

  上傳用戶：wweqas

• 這是用Delphi編寫的維修管理系統。主要功能包括業務管理免費下載

  資源簡介：這是用Delphi編寫的維修管理系統。主要功能包括業務管理，庫存管理，職員管理等。數據庫：Access，ODBC mr_wx，默認ID：mr，密碼：

  標簽： Delphi 編寫 維修管理

  上傳時間： 2015-05-20

  上傳用戶：lizhizheng88

• 這是用Delphi編寫的車輛管理系統。主要功能有檔案管理免費下載

  資源簡介：這是用Delphi編寫的車輛管理系統。主要功能有檔案管理，運營管理，車輛管理，駕駛員管理，系統維護等。

  標簽： Delphi 編寫 車輛管理系統

  上傳時間： 2014-07-13

  上傳用戶：無聊來刷下

• 一個非常簡單的cpu設計的原代碼,是用verilog編寫的免費下載

  資源簡介：一個非常簡單的cpu設計的原代碼,是用verilog編寫的

  標簽： verilog cpu 代碼 編寫

  上傳時間： 2014-12-08

  上傳用戶：siguazgb

• 在xilinx的ise環境下用vhdl編寫的一個時鐘程序。免費下載

  資源簡介：在xilinx的ise環境下用vhdl編寫的一個時鐘程序。

  標簽： xilinx vhdl ise 環境

  上傳時間： 2015-06-06

  上傳用戶：asddsd

• 一個用verilog編寫的編幀、解幀及碼速匹配的程序免費下載

  資源簡介：一個用verilog編寫的編幀、解幀及碼速匹配的程序，相當經典

  標簽： verilog 幀 編寫 程序

  上傳時間： 2015-06-22

  上傳用戶：66666

• 用jsp編寫的網上測試系統。 （1）以“Windows身份驗證模式”連接SQL Server數據庫。 （2）需要安裝SQL Server 的補丁SP3。 （3）運行的時候可以參照書上免費下載

  資源簡介：用jsp編寫的網上測試系統。 （1）以“Windows身份驗證模式”連接SQL Server數據庫。 （2）需要安裝SQL Server 的補丁SP3。 （3）運行的時候可以參照書上的說明進行，如出試卷的時候，若試卷標題重復，可以從數據庫中刪除，然后添加試卷。 （4）出...

  標簽： Server SQL Windows jsp

  上傳時間： 2015-06-27

  上傳用戶：450976175

• 用verilog編寫的程序,用來計算誤碼率的,可以在編碼和解碼過程中用的到的!免費下載

  資源簡介：用verilog編寫的程序,用來計算誤碼率的,可以在編碼和解碼過程中用的到的!

  標簽： verilog 編寫 程序 計算

  上傳時間： 2013-12-25

  上傳用戶：zhyiroy

• 一個用PB編寫的多程序連接器。可用做界面什么的。免費下載

  資源簡介：一個用PB編寫的多程序連接器。可用做界面什么的。

  標簽： 編寫 程序 連接器

  上傳時間： 2013-12-25

  上傳用戶：lijinchuan

• 用C++編寫的庫存管理系統。使用簡單免費下載

  資源簡介：用C++編寫的庫存管理系統。使用簡單，操作方便。

  標簽： 編寫 庫存管理系統

  上傳時間： 2015-08-17

  上傳用戶：妄想演繹師

• 用verilog編寫的fir濾波器程序免費下載

  資源簡介：用verilog編寫的fir濾波器程序，開發環境可以用ise quartus或active hdl等

  標簽： verilog fir 編寫 濾波器

  上傳時間： 2015-08-21

  上傳用戶：英雄

• 一個用VB編寫的屏幕捕捉系統。.很好玩.希望大家喜歡免費下載

  資源簡介：一個用VB編寫的屏幕捕捉系統。.很好玩.希望大家喜歡

  標簽： 編寫 屏幕 家

  上傳時間： 2015-09-10

  上傳用戶：kelimu

• JGAP（發音"jay-gap"）是一款用Java編寫的遺傳算法包。提供了基本的遺傳算法.你可以使用它來解決一些適用于遺傳算法解決的問題.免費下載

  資源簡介：JGAP（發音"jay-gap"）是一款用Java編寫的遺傳算法包。提供了基本的遺傳算法.你可以使用它來解決一些適用于遺傳算法解決的問題.

  標簽： jay-gap JGAP Java 算法

  上傳時間： 2015-09-21

  上傳用戶：cc1015285075

• 用verilog編寫的risc mcu免費下載

  資源簡介：用verilog編寫的risc mcu

  標簽： verilog risc mcu 編寫

  上傳時間： 2015-10-25

  上傳用戶：baiom