亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 用verilog編寫的高速8路并行dds模塊

用verilog編寫的高速8路并行dds模塊

  • 資源大小:6 K
  • 上傳時間: 2014-01-04
  • 上傳用戶:dounob
  • 資源積分:2 下載積分
  • 標      簽: verilog dds 8路 編寫

資 源 簡 介

用verilog編寫的高速8路并行dds模塊,用于與高速da(1ghz或以上)接口產生任意頻率正弦波,模塊已經經過工程驗證,用于產品中。

相 關 資 源

主站蜘蛛池模板: 大悟县| 新田县| 常熟市| 永安市| 汉寿县| 关岭| 德钦县| 静海县| 秭归县| 遂平县| 岳阳县| 筠连县| 临澧县| 柞水县| 博野县| 元江| 阿克| 巍山| 兴隆县| 永靖县| 宣威市| 镶黄旗| 靖远县| 商河县| 湘阴县| 社旗县| 电白县| 定日县| 额尔古纳市| 商城县| 富蕴县| 佛坪县| 东安县| 黄平县| 嵊泗县| 大新县| 南靖县| 甘南县| 泰宁县| 成都市| 桓台县|