相 關 資 源

• 用verilog HDL編寫的并串轉換模塊免費下載

  資源簡介：用verilog HDL編寫的并串轉換模塊，在ISE軟件仿真過，也可綜合

  標簽： verilog HDL 編寫 轉換模塊

  上傳時間： 2014-10-10

  上傳用戶：han_zh

• verilogHDL編寫的并串轉換模塊免費下載

  資源簡介：verilogHDL編寫的并串轉換模塊，在ISE軟件中仿真過，可綜合，絕對是正確的

  標簽： verilogHDL 編寫 轉換模塊

  上傳時間： 2014-01-07

  上傳用戶：李彥東

• verilogHDL編寫的并串轉換模塊免費下載

  資源簡介：verilogHDL編寫的并串轉換模塊，在ISE軟件中仿真過，可綜合，絕對是正確的

  標簽： verilogHDL 編寫 轉換模塊

  上傳時間： 2014-01-22

  上傳用戶：ZJX5201314

• 用VHDL編寫的并串轉換和串并轉換實例免費下載

  資源簡介：用VHDL編寫的并串轉換和串并轉換實例，希望對您有所幫助，其中輸入數據是時鐘的16倍

  標簽： VHDL 編寫 串并轉換 轉換

  上傳時間： 2015-06-08

  上傳用戶：1079836864

• 用verilog HDL編寫的0832源程序免費下載

  資源簡介：用verilog HDL編寫的0832源程序，實現對0832實現D/A轉換。也可方便地轉換為vHDL源程序。

  標簽： verilog 0832 HDL 編寫

  上傳時間： 2013-11-25

  上傳用戶：qiao8960

• 用verilog HDL編寫的一些例程免費下載

  資源簡介：用verilog HDL編寫的一些例程，包括加法器/減法器等等，例子較多就不一一列舉了

  標簽： verilog HDL 編寫

  上傳時間： 2013-12-20

  上傳用戶：fhzm5658

• 用verilog HDL編寫的VGA顯示驅動程序免費下載

  資源簡介：用verilog HDL編寫的VGA顯示驅動程序

  標簽： verilog HDL VGA 編寫

  上傳時間： 2013-12-09

  上傳用戶：banyou

• 用verilog HDL編寫的基于fpga的動態數碼管顯示程序。免費下載

  資源簡介：用verilog HDL編寫的基于fpga的動態數碼管顯示程序。

  標簽： verilog fpga HDL 編寫

  上傳時間： 2017-07-09

  上傳用戶：13681659100

• 用verilog HDL編寫的秒表設計免費下載

  資源簡介：用verilog HDL編寫的秒表設計，可以實現百分之一秒，十分之一秒，秒，十秒等功能。

  標簽： verilog HDL 編寫 秒表設計

  上傳時間： 2017-07-09

  上傳用戶：離殤

• verilog HDL編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。免費下載

  資源簡介：verilog HDL編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。

  標簽： verilog Modsim iout HDL

  上傳時間： 2014-01-15

  上傳用戶：lanwei

• 這是一個用VHDL語言編寫的并口轉串口程序免費下載

  資源簡介：這是一個用VHDL語言編寫的并口轉串口程序，在altera開發系統下驗證通過，運用于開發板與計算機之間的通信，源程序可以提供參考

  標簽： VHDL 語言 編寫 并口

  上傳時間： 2014-12-21

  上傳用戶：cylnpy

• LCD的驅動程序　用verilog HDL 編寫　可以用于FPGA上　經過測試　可以使用免費下載

  資源簡介：LCD的驅動程序　用verilog HDL 編寫　可以用于FPGA上　經過測試　可以使用

  標簽： verilog FPGA LCD HDL

  上傳時間： 2013-11-29

  上傳用戶：頂得柱

• verilog HDL編寫的四位數碼管動態顯示程序,外圍電路用CPLD來實現免費下載

  資源簡介：verilog HDL編寫的四位數碼管動態顯示程序,外圍電路用CPLD來實現

  標簽： verilog CPLD HDL 編寫

  上傳時間： 2016-06-12

  上傳用戶：米卡

• 自己編寫的并串變換的fpga程序免費下載

  資源簡介：自己編寫的并串變換的fpga程序，使用verilog語言

  標簽： fpga 編寫 變換 程序

  上傳時間： 2014-01-25

  上傳用戶：569342831

• 用verilog語言編寫的FPGA控制PWM的程序免費下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調速,進行過簡單試驗,可用.沒有經過長期驗證.做簡單修改即可應用!

  標簽： verilog FPGA PWM 語言

  上傳時間： 2013-08-16

  上傳用戶：梧桐

• verilog HDL 編寫的PWM免費下載

  資源簡介：verilog HDL 編寫的PWM，是初學CPLD者入門Z資源，epm7128stc100-10

  標簽： verilog HDL PWM 編寫

  上傳時間： 2013-08-30

  上傳用戶：aa54

• 用verilog HDL寫的操作SRAM的源碼免費下載

  資源簡介：用verilog HDL寫的操作SRAM的源碼

  標簽： verilog SRAM HDL 操作

  上傳時間： 2015-02-07

  上傳用戶：sy_jiadeyi

• 是用該語言編寫的關于串口通信的源代碼。歡迎各位下載免費下載

  資源簡介：是用該語言編寫的關于串口通信的源代碼。歡迎各位下載

  標簽： 語言 編寫 串口通信

  上傳時間： 2015-03-24

  上傳用戶：zhuimenghuadie

• 這是一個verilog HDL編寫的RISC cpu的程序免費下載

  資源簡介：這是一個verilog HDL編寫的RISC cpu的程序，該程序共10個子程序，實現了簡單的RISC cpu，可供初學者參考，學習硬件描述語言，及設計方法。該程序通過了modelsim仿真驗證。

  標簽： verilog RISC HDL cpu

  上傳時間： 2015-03-26

  上傳用戶：qiao8960

• 用ASM語言編寫的二十進制轉換代碼.有價值免費下載

  資源簡介：用ASM語言編寫的二十進制轉換代碼.有價值

  標簽： ASM 語言 編寫 十進制轉換

  上傳時間： 2013-12-19

  上傳用戶：王小奇

• 用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺免費下載

  資源簡介：用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺

  標簽： verilog fpga 語言 編寫

  上傳時間： 2015-06-13

  上傳用戶：wanqunsheng

• verilog HDL編寫的CPU模型免費下載

  資源簡介：verilog HDL編寫的CPU模型，很經典，比較通用

  標簽： verilog HDL CPU 編寫

  上傳時間： 2013-12-24

  上傳用戶：龍飛艇

• verilog HDL編寫的總線功能模型免費下載

  資源簡介：verilog HDL編寫的總線功能模型，十分有用，需要的下載

  標簽： verilog HDL 編寫 總線

  上傳時間： 2013-12-20

  上傳用戶：ls530720646

• 昨天在論壇上看到有人帖出了他寫的并串轉換VHDL代碼免費下載

  資源簡介：昨天在論壇上看到有人帖出了他寫的并串轉換VHDL代碼，但是他自己說有問題，但是不知道怎么改。我大概看了一下，發現思路還是比較亂的。于是就寫下了我自己的并串轉換代碼。

  標簽： VHDL 論壇 代碼 轉換

  上傳時間： 2015-08-14

  上傳用戶：曹云鵬

• verilog HDL 編寫的PWM免費下載

  資源簡介：verilog HDL 編寫的PWM，是初學CPLD者入門Z資源，epm7128stc100-10

  標簽： verilog HDL PWM 編寫

  上傳時間： 2015-09-05

  上傳用戶：gdgzhym

• 用verilog 代碼編寫的179階FIR數字濾波器免費下載

  資源簡介：用verilog 代碼編寫的179階FIR數字濾波器，采用分布式算法實現

  標簽： verilog 179 FIR 代碼

  上傳時間： 2015-10-03

  上傳用戶：zwei41

• 用verilog語言編寫的看門狗模塊modulewdt免費下載

  資源簡介：用verilog語言編寫的看門狗模塊modulewdt

  標簽： modulewdt verilog 語言 編寫

  上傳時間： 2013-12-23

  上傳用戶：jjj0202

• verilog HDL編寫的出租車計費系統免費下載

  資源簡介：verilog HDL編寫的出租車計費系統

  標簽： verilog HDL 編寫 出租車計費系統

  上傳時間： 2015-11-20

  上傳用戶：nanshan

• 用verilog HDL寫的數字時鐘,已經在開發板上驗證過的,絕對原創,使用數碼管進行顯示!免費下載

  資源簡介：用verilog HDL寫的數字時鐘,已經在開發板上驗證過的,絕對原創,使用數碼管進行顯示!

  標簽： verilog HDL 數字時鐘 開發板

  上傳時間： 2013-12-03

  上傳用戶：lnnn30

• 一個用verilog語言編寫的用來模擬交通信號燈的程序免費下載

  資源簡介：一個用verilog語言編寫的用來模擬交通信號燈的程序，包含測試文件

  標簽： verilog 語言 編寫 模擬

  上傳時間： 2013-12-10

  上傳用戶：pinksun9