亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 此是進行循環冗余效驗的Verilog編碼

此是進行循環冗余效驗的Verilog編碼

  • 資源大小:4 K
  • 上傳時間: 2013-12-22
  • 上傳用戶:tanhua1981
  • 資源積分:2 下載積分
  • 標      簽: Verilog 循環冗余 編碼

資 源 簡 介

此是進行循環冗余效驗的Verilog編碼,適合多種標準,如CRC16

相 關 資 源

主站蜘蛛池模板: 元氏县| 镇巴县| 闽侯县| 祥云县| 盘锦市| 颍上县| 封丘县| 庆元县| 纳雍县| 金平| 德钦县| 成武县| 漳浦县| 柘城县| 麟游县| 安康市| 周至县| 双桥区| 定西市| 登封市| 黄陵县| 孙吴县| 建始县| 金川县| 景东| 通山县| 昂仁县| 托克逊县| 怀集县| 海淀区| 双流县| 都匀市| 巴彦县| 香格里拉县| 财经| 玉山县| 丰县| 永登县| 临海市| 颍上县| 望江县|