硬盤控制器VHDL源代碼，實(shí)現(xiàn)了PIO和DMA方式，請(qǐng)支持
資源簡(jiǎn)介：硬盤控制器VHDL源代碼，實(shí)現(xiàn)了PIO和DMA方式，請(qǐng)支持
上傳時(shí)間： 2013-12-23
上傳用戶：zhangliming420
資源簡(jiǎn)介：Xilinx Sdram控制器VHDL源代碼
上傳時(shí)間： 2014-01-14
上傳用戶：gdgzhym
資源簡(jiǎn)介：lattice sdram 控制器VHDL源代碼
上傳時(shí)間： 2015-01-09
上傳用戶：ruan2570406
資源簡(jiǎn)介：intel flash控制器VHDL 源代碼
上傳時(shí)間： 2013-12-22
上傳用戶：362279997
資源簡(jiǎn)介：硬盤控制器的源代碼并且包含有完整的電路圖
上傳時(shí)間： 2014-01-03
上傳用戶：changeboy
資源簡(jiǎn)介：一個(gè)非常好的電機(jī)轉(zhuǎn)速控制器VHDL源代碼設(shè)計(jì)
上傳時(shí)間： 2016-07-13
上傳用戶：VRMMO
資源簡(jiǎn)介：一個(gè)用硬件描述語(yǔ)言編寫的硬盤控制器的源代碼程序
上傳時(shí)間： 2016-07-24
上傳用戶：zuozuo1215
資源簡(jiǎn)介：使用verilog和VHDL兩種硬件描述語(yǔ)言實(shí)現(xiàn)了一個(gè)ATA硬盤控制器，包括源代碼、測(cè)試仿真文件和說(shuō)明文檔
上傳時(shí)間： 2016-04-27
上傳用戶：731140412
資源簡(jiǎn)介：DDR控制器的VHDL源代碼.采用FPGA實(shí)現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M
上傳時(shí)間： 2014-12-02
上傳用戶：bcjtao
資源簡(jiǎn)介：8051微控制器的ip 核的VHDL源代碼,其中包含了相應(yīng)的測(cè)試程序.
上傳時(shí)間： 2014-01-22
上傳用戶：784533221
資源簡(jiǎn)介：alter控制VGA輸出VHDL源代碼 使用方法： 1.拷貝到硬盤，用Quartus中新建工程，添加文件即可。
上傳時(shí)間： 2013-12-16
上傳用戶：hfmm633
資源簡(jiǎn)介：DDR SDRAM控制器的VHDL源代碼，含詳細(xì)設(shè)計(jì)文檔。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock M...
上傳時(shí)間： 2014-11-01
上傳用戶：l254587896
資源簡(jiǎn)介：電梯控制器程序設(shè)計(jì)與仿真的VHDL源代碼
上傳時(shí)間： 2017-06-01
上傳用戶：waizhang
資源簡(jiǎn)介：近年來(lái)，大容量數(shù)據(jù)存儲(chǔ)設(shè)備主要是機(jī)械硬盤，機(jī)械硬盤采用機(jī)械馬達(dá)和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點(diǎn)。固態(tài)硬盤是以半導(dǎo)體作為存儲(chǔ)介質(zhì)及控制載體，無(wú)機(jī)械裝置，具有抗震、寬溫、無(wú)噪、可靠和節(jié)能等特點(diǎn)，是目前存儲(chǔ)領(lǐng)域所存在問(wèn)...
上傳時(shí)間： 2013-05-28
上傳用戶：sssnaxie
資源簡(jiǎn)介：給用戶提供了FFT的VHDL源代碼下載，可供用戶來(lái)參考學(xué)習(xí)
上傳時(shí)間： 2013-06-03
上傳用戶：zaizaibang
資源簡(jiǎn)介：【經(jīng)典設(shè)計(jì)】VHDL源代碼下載～～ 其中經(jīng)典的設(shè)計(jì)有：【自動(dòng)售貨機(jī)】、【電子鐘】、【紅綠燈交通信號(hào)系統(tǒng)】、【步進(jìn)電機(jī)定位控制系統(tǒng)】、【直流電機(jī)速度控制系統(tǒng)】、【計(jì)算器】、【點(diǎn)陣列LED顯示控制系統(tǒng)】 基本數(shù)字邏輯設(shè)計(jì)有：【鎖存器】、【多路選擇器】、...
上傳時(shí)間： 2013-05-27
上傳用戶：shijiang
資源簡(jiǎn)介：·詳細(xì)說(shuō)明：ATMEL公司at89c51SND1為主控制器mp3源代碼，包括三星flash U盤的實(shí)現(xiàn)，音樂(lè)解碼等，有許多借鑒之處。ATMEL Corporation at89c51SND1 primarily controller mp3 source code, including Tristar flash U plate realization, music decoding and so
上傳時(shí)間： 2013-04-24
上傳用戶：playboys0
資源簡(jiǎn)介：·詳細(xì)說(shuō)明：制作硬盤MP3的源代碼與PCB圖,絕對(duì)經(jīng)典的學(xué)習(xí)資料文件列表: ? 硬盤MP3資料 ? ...................\HDDMP3.JPG ? ...................\MP3PROJ.Ddb ? ...................\oldmp3 ? ...................\......\aud
上傳時(shí)間： 2013-04-24
上傳用戶：壞天使kk
資源簡(jiǎn)介：這是Actel 的FPGA的譯碼器的VHDL源代碼。
上傳時(shí)間： 2013-08-10
上傳用戶：大灰狼123456
資源簡(jiǎn)介：在FPGA上實(shí)現(xiàn)的出租車計(jì)價(jià)器VHDL源代碼\r\n能實(shí)現(xiàn)里程計(jì)價(jià)、誤時(shí)計(jì)價(jià)等功能
上傳時(shí)間： 2013-08-13
上傳用戶：18888888888
資源簡(jiǎn)介：MMC卡的VHDL源代碼實(shí)現(xiàn)，經(jīng)過(guò)大批量生產(chǎn)驗(yàn)證
上傳時(shí)間： 2013-09-04
上傳用戶：ikemada
資源簡(jiǎn)介：????? altera FPGA/CPLD高級(jí)篇(VHDL源代碼)
上傳時(shí)間： 2014-12-28
上傳用戶：15527161163
資源簡(jiǎn)介： 本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。
上傳時(shí)間： 2013-10-13
上傳用戶：caiiicc
資源簡(jiǎn)介：各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:
上傳時(shí)間： 2013-10-16
上傳用戶：bjgaofei
資源簡(jiǎn)介：各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:ENTITY counters IS ?PORT ?( ??d??: IN ?INTEGER RANGE 0 TO 255; ??clk??: IN?BIT; ??clear?: IN?BIT; ??ld??: IN?BIT; ??enable?: IN?BIT; ??up_down?: IN?BIT; ??qa??: O...
上傳時(shí)間： 2014-11-30
上傳用戶：半熟1994
資源簡(jiǎn)介：????? altera FPGA/CPLD高級(jí)篇(VHDL源代碼)
上傳時(shí)間： 2015-01-01
上傳用戶：wangyi39
資源簡(jiǎn)介： 本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。
上傳時(shí)間： 2013-11-12
上傳用戶：VRMMO
資源簡(jiǎn)介：各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:
上傳時(shí)間： 2013-10-19
上傳用戶：xanxuan
資源簡(jiǎn)介：各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:ENTITY counters IS ?PORT ?( ??d??: IN ?INTEGER RANGE 0 TO 255; ??clk??: IN?BIT; ??clear?: IN?BIT; ??ld??: IN?BIT; ??enable?: IN?BIT; ??up_down?: IN?BIT; ??qa??: O...
上傳時(shí)間： 2013-10-09
上傳用戶：松毓336
資源簡(jiǎn)介：8255參考設(shè)計(jì)VHDL源代碼
上傳時(shí)間： 2013-12-20
上傳用戶：李夢(mèng)晗
