相 關(guān) 資 源

• xilinx提供的頻率發(fā)生器的VHDL源碼免費(fèi)下載

  資源簡介：xilinx提供的頻率發(fā)生器的VHDL源碼，可以運(yùn)行在spartan3的學(xué)習(xí)開發(fā)板上。

  標(biāo)簽： xilinx VHDL 頻率 發(fā)生器

  上傳時(shí)間： 2015-11-18

  上傳用戶：klin3139

• 基于8051單片機(jī)的頻率計(jì)設(shè)計(jì)(匯編源碼)免費(fèi)下載

  資源簡介：基于8051單片機(jī)的頻率計(jì)設(shè)計(jì)(匯編源碼)

  標(biāo)簽： 8051 單片機(jī) 頻率計(jì)設(shè) 匯編

  上傳時(shí)間： 2013-12-09

  上傳用戶：四只眼

• VHDL語言實(shí)現(xiàn)的頻率發(fā)生器免費(fèi)下載

  資源簡介：VHDL語言實(shí)現(xiàn)的頻率發(fā)生器，可以產(chǎn)生不同的頻率

  標(biāo)簽： VHDL 語言 發(fā)生器 頻率

  上傳時(shí)間： 2013-12-24

  上傳用戶：txfyddz

• 三相直接數(shù)字頻率合成器dds的VHDL源碼免費(fèi)下載

  資源簡介：三相直接數(shù)字頻率合成器dds的VHDL源碼，希望對大家有幫助

  標(biāo)簽： VHDL dds 三相 數(shù)字頻率合成器

  上傳時(shí)間： 2014-08-01

  上傳用戶：ouyangtongze

• 基帶碼發(fā)生器的VHDL源碼及仿真程序用于通信系統(tǒng)中基帶碼的產(chǎn)生免費(fèi)下載

  資源簡介：基帶碼發(fā)生器的VHDL源碼及仿真程序用于通信系統(tǒng)中基帶碼的產(chǎn)生

  標(biāo)簽： VHDL 基帶 發(fā)生器 仿真程序

  上傳時(shí)間： 2014-11-21

  上傳用戶：hfmm633

• xilinx ISE9.x FPGACPLD設(shè)計(jì)指南　原書光盤上的源碼　包含大量VHDL源碼免費(fèi)下載

  資源簡介：xilinx ISE9.x FPGA\CPLD設(shè)計(jì)指南　原書光盤上的源碼　包含大量VHDL源碼

  標(biāo)簽： FPGACPLD xilinx VHDL ISE

  上傳時(shí)間： 2014-11-26

  上傳用戶：Miyuki

• VHDL源碼其中“music_rom”使用FPGA廠商提供的工具生成的免費(fèi)下載

  資源簡介：VHDL源碼其中“music_rom”使用FPGA廠商提供的工具生成的，如Altera的Quartus II 及其宏功能生成的這些文件。 另外，我們還希望實(shí)現(xiàn)以下功能： * 播放音樂時(shí)，在ROM的結(jié)尾處暫停 * "fullnote"值為0時(shí)，表示靜音 所以我們將原來的程序的最后一行從

  標(biāo)簽： music_rom VHDL FPGA 源碼

  上傳時(shí)間： 2013-12-19

  上傳用戶：CHINA526

• CPLD與8051的總線接口VHDL源碼免費(fèi)下載

  資源簡介：CPLD與8051的總線接口VHDL源碼

  標(biāo)簽： CPLD 8051 VHDL 總線接口

  上傳時(shí)間： 2013-08-15

  上傳用戶：yuchunhai1990

• 通過fpga產(chǎn)生時(shí)鐘的VHDL源碼免費(fèi)下載

  資源簡介：通過fpga產(chǎn)生時(shí)鐘的VHDL源碼，QII7.1下調(diào)試通過

  標(biāo)簽： fpga VHDL 時(shí)鐘 源碼

  上傳時(shí)間： 2013-08-24

  上傳用戶：wtrl

• PCI的VHDL源碼希望對大家有用！免費(fèi)下載

  資源簡介：PCI的VHDL源碼希望對大家有用！

  標(biāo)簽： VHDL PCI 源碼 家

  上傳時(shí)間： 2015-02-04

  上傳用戶：lht618

• 使用HttpUnit提供的類完成集成測試源碼免費(fèi)下載

  資源簡介：使用HttpUnit提供的類完成集成測試源碼

  標(biāo)簽： HttpUnit 集成測試 源碼

  上傳時(shí)間： 2014-01-12

  上傳用戶：Andy123456

• 無線耳機(jī)通訊用CPLD的VHDL源碼免費(fèi)下載

  資源簡介：無線耳機(jī)通訊用CPLD的VHDL源碼

  標(biāo)簽： CPLD VHDL 無線耳機(jī) 通訊

  上傳時(shí)間： 2015-03-01

  上傳用戶：gxf2016

• altera公司提供的適用于包涵DSP內(nèi)核的FPGA的二維DCT變換源碼免費(fèi)下載

  資源簡介：altera公司提供的適用于包涵DSP內(nèi)核的FPGA的二維DCT變換源碼，語言是：verilog 性能不錯(cuò)，不過資源消耗有點(diǎn)大，可以用來學(xué)習(xí)多項(xiàng)式變換的DCT算法

  標(biāo)簽： altera FPGA DSP DCT

  上傳時(shí)間： 2013-12-01

  上傳用戶：coeus

• 這是我們做課程設(shè)計(jì)的時(shí)候頻率發(fā)生器的一些程序模塊,希望對大家有用免費(fèi)下載

  資源簡介：這是我們做課程設(shè)計(jì)的時(shí)候頻率發(fā)生器的一些程序模塊,希望對大家有用

  標(biāo)簽： 頻率 發(fā)生器 程序 模塊

  上傳時(shí)間： 2015-04-03

  上傳用戶：從此走出陰霾

• 這是一個(gè)自動(dòng)售貨機(jī)的VHDL源碼免費(fèi)下載

  資源簡介：這是一個(gè)自動(dòng)售貨機(jī)的VHDL源碼，曾經(jīng)是eda比賽的題目，供大家參考。

  標(biāo)簽： VHDL 自動(dòng)售貨機(jī) 源碼

  上傳時(shí)間： 2015-05-18

  上傳用戶：skhlm

• 這是PCI 仲裁機(jī)制的VHDL源碼免費(fèi)下載

  資源簡介：這是PCI 仲裁機(jī)制的VHDL源碼，它實(shí)現(xiàn)了PCI仲裁機(jī)制。

  標(biāo)簽： VHDL PCI 機(jī)制 源碼

  上傳時(shí)間： 2015-06-03

  上傳用戶：sqq

• 高手寫的VHDL源碼免費(fèi)下載

  資源簡介：高手寫的VHDL源碼，實(shí)現(xiàn)DDS跳頻器功能 請大家多提意見

  標(biāo)簽： VHDL 高手 源碼

  上傳時(shí)間： 2014-01-16

  上傳用戶：pompey

• JOP的RAM VHDL源碼免費(fèi)下載

  資源簡介：JOP的RAM VHDL源碼，經(jīng)典的經(jīng)典，不易找到的好東東，

  標(biāo)簽： VHDL JOP RAM 源碼

  上傳時(shí)間： 2015-06-27

  上傳用戶：ouyangtongze

• fir在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵(lì)文件時(shí)的matlab模型,在modelsim下仿真通過免費(fèi)下載

  資源簡介：fir在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵(lì)文件時(shí)的matlab模型,在modelsim下仿真通過

  標(biāo)簽： dspbuilder modelsim matlab VHDL

  上傳時(shí)間： 2013-12-05

  上傳用戶：invtnewer

• fft在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵(lì)文件的matlab模型,在modelsim下仿真通過免費(fèi)下載

  資源簡介：fft在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵(lì)文件的matlab模型,在modelsim下仿真通過

  標(biāo)簽： dspbuilder modelsim matlab VHDL

  上傳時(shí)間： 2013-12-13

  上傳用戶：baitouyu

• dds在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵(lì)文件的matlab模型,在modelsim下仿真通過免費(fèi)下載

  資源簡介：dds在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵(lì)文件的matlab模型,在modelsim下仿真通過

  標(biāo)簽： dspbuilder modelsim matlab VHDL

  上傳時(shí)間： 2014-01-22

  上傳用戶：bcjtao

• m序列在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵(lì)文件的matlab模型,在modelsim下仿真通過免費(fèi)下載

  資源簡介：m序列在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵(lì)文件的matlab模型,在modelsim下仿真通過

  標(biāo)簽： dspbuilder modelsim matlab VHDL

  上傳時(shí)間： 2015-06-27

  上傳用戶：zhuoying119

• 正弦波在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵(lì)文件的matlab模型,在modelsim下仿真通過免費(fèi)下載

  資源簡介：正弦波在dspbuilder下產(chǎn)生VHDL源碼及其測試激勵(lì)文件的matlab模型,在modelsim下仿真通過

  標(biāo)簽： dspbuilder modelsim matlab VHDL

  上傳時(shí)間： 2013-12-03

  上傳用戶：cuiyashuo

• 個(gè)人認(rèn)為幾個(gè)比較實(shí)用的VHDL源碼之二——Behavioural model of a simple 8-bit CPU免費(fèi)下載

  資源簡介：個(gè)人認(rèn)為幾個(gè)比較實(shí)用的VHDL源碼之二——Behavioural model of a simple 8-bit CPU

  標(biāo)簽： Behavioural simple model VHDL

  上傳時(shí)間： 2013-12-16

  上傳用戶：gdgzhym

• 個(gè)人認(rèn)為比較使用的幾個(gè)VHDL源碼之三FIR的源碼免費(fèi)下載

  資源簡介：個(gè)人認(rèn)為比較使用的幾個(gè)VHDL源碼之三FIR的源碼

  標(biāo)簽： VHDL FIR 源碼 比較

  上傳時(shí)間： 2015-06-30

  上傳用戶：dragonhaixm

• 個(gè)人認(rèn)為比較使用的幾個(gè)VHDL源碼之四multiplexer的源碼免費(fèi)下載

  資源簡介：個(gè)人認(rèn)為比較使用的幾個(gè)VHDL源碼之四multiplexer的源碼

  標(biāo)簽： multiplexer VHDL 源碼 比較

  上傳時(shí)間： 2015-06-30

  上傳用戶：wl9454

• 個(gè)人認(rèn)為比較使用的幾個(gè)VHDL源碼之五decoder的源碼免費(fèi)下載

  資源簡介：個(gè)人認(rèn)為比較使用的幾個(gè)VHDL源碼之五decoder的源碼

  標(biāo)簽： decoder VHDL 源碼 比較

  上傳時(shí)間： 2013-12-27

  上傳用戶：qoovoop

• 一些實(shí)用的VHDL源碼免費(fèi)下載

  資源簡介：一些實(shí)用的VHDL源碼，有各種信號(hào)調(diào)制的，還有LCD控制的，出租車計(jì)價(jià)器等等源碼。

  標(biāo)簽： VHDL 源碼

  上傳時(shí)間： 2013-12-02

  上傳用戶：lingzhichao

• VHDL語言寫的頻率計(jì)的程序免費(fèi)下載

  資源簡介：VHDL語言寫的頻率計(jì)的程序，內(nèi)帶完整的技術(shù)報(bào)告

  標(biāo)簽： VHDL 語言 程序 頻率計(jì)

  上傳時(shí)間： 2015-07-13

  上傳用戶：天涯

• USB接口的VHDL源碼免費(fèi)下載

  資源簡介：USB接口的VHDL源碼，支持Verilog HDL程序

  標(biāo)簽： VHDL USB 接口 源碼

  上傳時(shí)間： 2014-08-14

  上傳用戶：15736969615